KR950009204B1 - The circuit of word-line driver and the supply method of source voltage in semiconductor integrated circuit - Google Patents
The circuit of word-line driver and the supply method of source voltage in semiconductor integrated circuit Download PDFInfo
- Publication number
- KR950009204B1 KR950009204B1 KR1019930005889A KR930005889A KR950009204B1 KR 950009204 B1 KR950009204 B1 KR 950009204B1 KR 1019930005889 A KR1019930005889 A KR 1019930005889A KR 930005889 A KR930005889 A KR 930005889A KR 950009204 B1 KR950009204 B1 KR 950009204B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- pull
- negative voltage
- circuit
- voltage
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 22
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000005086 pumping Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims 3
- 230000008878 coupling Effects 0.000 description 20
- 238000010168 coupling process Methods 0.000 description 20
- 238000005859 coupling reaction Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 230000010354 integration Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 235000010469 Glycine max Nutrition 0.000 description 1
- 244000068988 Glycine max Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
Description
제1도는 종래에 일반적인 워드라인 드라이버 및 워드라인과의 접속을 보여주는 회로도.1 is a circuit diagram showing a connection with a word line driver and a word line conventionally known.
제2도는 제1도에서 발생되는 워드라인 커플링노이즈를 보여주는 파형도.FIG. 2 is a waveform diagram showing word line coupling noise generated in FIG.
제3도는 본 발명에 의한 소오스전원 공급방법에 의한 워드라인 드라이버를 보여주는 회로도.3 is a circuit diagram showing a word line driver by a source power supply method according to the present invention.
제4도는 제3도의 음전압발생회로(100)의 실시예를 보여주는 회로도.4 is a circuit diagram showing an embodiment of the negative voltage generating circuit 100 of FIG.
제5도는 제3도에서 발생되는 워드라인 커플링노이즈를 보여주는 파형도.5 is a waveform diagram showing word line coupling noise generated in FIG.
본 발명은 반도체집적회로에 관한 것으로, 특히 워드라인을 드라이버하는 워드라인 드라이버회로 및 그 소오스 전원 공급방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly, to a word line driver circuit for driving a word line and a source power supply method thereof.
반도체집적회로의 초고집적화에 대한 요구는 이 기술분야의 당 업자들에게는 공통의 사항이다. 반도체집적회로의 초고집적화 추세는 정해진 칩 면적내에서 쎌트랜지스터와 같은 구성소자들의 극 미세화를 수반하며 진행한다. 그러나 이를 위한 회로의 구현 및 그 제조공정은 상당한 고기술을 수반하게 된다. 한편 반복적인 기술개발과 끊임없는 연구등에 의해 반도체집적회로의 초고집적회는 근래에 들어서 현저한 발전을 이룬것은 이미 잘 알려져 있는 사실이다. 그러나 동일칩내에 구현되는 쎌트랜지스터와 같은 각 구성소자들의 극 미세화에 따라 예컨대 4M(mega=2020)급 반도체집적회로에서는 문제시 되지 않던 현상들이 64M이나 256M급 반도체집적회로등에서는 문제시되는 현상들이 발생하게 된다. 이는 쎌트랜지스터와 같은 각 구성소자들의 극 미세화 외에도 동작전원전압의 저 전압화와 데이타액세스동작의 고속화등에 의해 자연히 수반되는 현상이다. 특히 쎌트랜지스터의 증가에 따라 그 수에 비례하여 증가되는 워드라인도 그 폭이 극히 미세화된다. 그러나 워드라인에 실리는 전압은 트랜지스터의 스토리지캐패시터(storage capacitor)에 저장된 데이타를 전송하는 액세스트랜지스터의 채널을 충분히 도통(turo-on)시키기 위하여 전원공급전압 이상의 전압이 공급되어야 한다. 따라서 전술한 바와 같이 극 미세화된 선폭을 가지는 워드라인에 높은 전압의 인가에 의해 워드라인에 걸리는 로딩(loading)은 더욱 커지게 된다. 그래서 이러한 로딩에 의해 소정의 워드라인의 선택동작시에 커다란 노이즈(noise)를 수반하게 되며, 동시에 선택된 워드라인에 전압이 공급될시에 바로 이웃한 워드라인에서의 커플링(Coupling)도 커다란 문제로 대두된다. 이러한 워드라인의 노이즈에 대하여 논문 "1990 Symposium on VLSI Circuits"의 페이지 p81-82에 실린 논문제목 "WORDLINE COUPLING NOISE REDUCTION TECHNIQUES FOR SCALED DRAMS"에 설명되고 있다. 이러한 워드라인의 선택동작시 발생되는 노이즈는 다음과 같은 이유에서이다.The need for ultra-high integration of semiconductor integrated circuits is common to those skilled in the art. The trend toward ultra high integration of semiconductor integrated circuits is accompanied by the miniaturization of components such as transistors within a predetermined chip area. However, the implementation of the circuitry for this and the manufacturing process thereof involve a considerable high technology. On the other hand, it is well known that the ultra-high integration of semiconductor integrated circuit has made remarkable development in recent years due to repetitive technology development and continuous research. However, according to the miniaturization of each element such as the transistor transistor implemented in the same chip, phenomena that were not a problem in, for example, 4M (mega = 20 20 ) semiconductor integrated circuits, are problematic in 64M or 256M semiconductor integrated circuits, etc. Will occur. This is a phenomenon naturally accompanied by the miniaturization of each element such as a transistor and a low voltage of the operating power supply voltage and a high speed of data access operation. In particular, as the number of transistors increases, the width of the word lines that increase in proportion to the number thereof becomes extremely fine. However, the voltage on the word line must be supplied above the power supply voltage in order to sufficiently turn on the channel of the access transistor that transfers the data stored in the storage capacitor of the transistor. Therefore, as described above, the loading on the word line is further increased by applying a high voltage to the word line having the extremely fine line width. Therefore, this loading causes a large noise when selecting a word line, and at the same time, when a voltage is supplied to a selected word line, coupling in a neighboring word line is also a big problem. To emerge. The noise of the word line is described in the article titled "WORDLINE COUPLING NOISE REDUCTION TECHNIQUES FOR SCALED DRAMS" on p81-82 of the paper "1990 Symposium on VLSI Circuits". The noise generated during the word line selection operation is for the following reason.
제1도는 이 분야에 일반적인 워드라인과 워드라인 드라이버와의 접속관계를 보여주는 회로도이다. 제1도와 같은 워드라인과 워드라인 드라이버와의 접속형태는 본원 출원인인 삼성사의 4M 씨모오스 다이나믹램(CMOS dynamic RAM) 제품에 적용된 기술인 것과 같이 이 분야에 통상으로 적용되는 방식이다. 제1도의 구성상의 특징은 다음과 같다. 종래의 워드라인 드라이버의 구성상의 특징은, 동일칩내의 각 워드라인마다 하나씩 워드라인 드라이버가 구성되어 있고, 하나의 워드라인 드라이버 WD1은 워드라인 부우스팅신호 øX를 소오스전원으로 하는 풀엎단 PU1과 접지단 GND를 소오스전원으로 하는 풀다운단 PD1으로 구성되어 있으며 다른 워드라인 드라이버의 구성도 동일하다. 풀엎단 PU1과 풀다운단 PD1 사이에 워드라인 WL1이 접속되어 있으며, 워드라인의 선택동작시에는 상기 워드라인 부우스팅신호 øX신호가 공급된다. 워드라인 부우스팅신호인 øX신호는 칩 내에 구비되는 워드라인 부우스팅신호 발생회로 또는 펌핑(pumping)회로에서 출력되는 신호이며, 이는 전원전압 VCC보다 전압레벨이 더 높은 전압레벨로 되는 신호이다. 그리고 D1 또는 D11신호는 칩내의 프리디코오더(pre-decoder)를 통해 프리디코오딩된 로우어드레스들의 조합으로부터 발생되는 신호이며, 이는 로우디코오더(row decoder : 회로의 전부는 도시되지 않았으며, 통상적으로 로우디코오더의 출력단으로 구성하는 회로가 제1도에 도시된 워드라인 드라이버로 된다.)내의 워드라인 드라이버를 구동하게 된다.1 is a circuit diagram showing a connection relationship between a word line and a word line driver that is common in this field. The connection form between the word line and the word line driver as shown in FIG. 1 is a method commonly applied in this field, as is the technology applied to the 4M CMOS dynamic RAM product of the applicant, Samsung. The structural features of FIG. 1 are as follows. The feature of the conventional word line driver is that one word line driver is configured for each word line in the same chip, and one word line driver WD1 is connected to the pull-up PU1 having the word line boosting signal øX as the source power source and ground. However, it is composed of pull-down stage PD1 which uses GND as the source power source, and the configuration of other word line drivers is also the same. The word line WL1 is connected between the pull-up PU1 and the pull-down stage PD1, and the word line boosting signal? X signal is supplied during the word line selection operation. The? X signal, which is a wordline boosting signal, is a signal output from a wordline boosting signal generating circuit or a pumping circuit provided in the chip, and is a signal having a voltage level higher than the power supply voltage VCC. The D1 or D11 signal is a signal generated from a combination of predecoded low addresses through a pre-decoder in a chip, which is a row decoder (not all of the circuits are shown). Thus, the circuit constituted by the output of the low decoder becomes the word line driver shown in Fig. 1).
제2도는 제1도에서 발생되는 워드라인 커플링노이즈를 보여주는 파형도이며, 제1도의 동작특성을 설명하면 다음과 같다. 로우디코오더의 출력인 D1이 "로우(low)"가 되면 워드라인 드라이버 1의 풀엎트랜지스터 PU1의 게이트에는 VCC-Vtn(Vtn은 엔모오스트랜지스터 2의 임계전압임)으로 차아지(charge)된다. 이때 풀다운트랜지스터 PD1은 비도통(turn-off)상태로 된다. 그리고나서 워드라인 부우스팅신호 øX신호가 입력되면 풀엎트랜지스터 PU1에서 자가승압(self-boosting)이 일어나게 된다. 이로부터 워드라인 WL1에는 전원전압 VCC 이상의 높은 전압이 실리게 되고, 쎌트랜지스터 M1은 풀(Full) 도통하게 된다. 스토리캐패시터 SC1에 저장된 데이타는 비트라인으로 전송되고, 제2도에 도시된 바와 같이 센스엠프 20을 통해 전압증폭이 이루어진다. 한편 이와 같이 워드라인 WL1이 선택될 시에는 인접한 워드라인 11은 풀다운트랜지스터 PD11을 통해 계속 0V상태를 유지하여 쎌트랜지스터 M11의 액세스를 차단하여야 한다. 그러나 워드라인 WL1과 워드라인 WL11은 서로 인접한 워드라인이기 때문에 제1도의 C1*2와 같이 상호간에 커플링 캐패시턴스가 존재하게 된다. 따라서 워드라인 WL1의 선택과정에 의해 워드라인 WL1에 전압이 실릴시에 워드라인 WL1의 커플링노이즈에 의해 WL11의 전압레벨도 상승하게 된다. 그 상승폭은 "(△WL1·C1*2)/(C1*2·C2)"와 같이 된다. 그래서 워드라인에 실리는 전압이 높으면 높을수록 그에 비례하여 워드라인 WL11에서 발생되는 커플링 캐패시턴스의 폭도 상승하게 된다. 그 상승폭이 커져서 예컨대 제2도에 도시된 바와 같이 쎌트랜지스터 M11의 임계전압보다 높을 경우에는 스토리지캐패시터 SC11에 저장된 데이타가 워드라인으로 전송되어 쎌트랜지스터 M11은 정확한 "1"의 데이타를 저장하지 못하는 결과가 초래된다.FIG. 2 is a waveform diagram illustrating word line coupling noise generated in FIG. 1. The operation characteristics of FIG. 1 are described as follows. When the output of the low decoder D1 becomes " low ", the gate of the pull-transistor PU1 of the word line driver 1 is charged with VCC-Vtn (Vtn is the threshold voltage of Enmo transistor 2). At this time, the pull-down transistor PD1 is turned off. Then, when the word line boosting signal? X is input, self-boosting occurs at the pull transistor PU1. From this, the word line WL1 is loaded with a voltage higher than the power supply voltage VCC, and the transistor M1 is in full conduction. Data stored in the story capacitor SC1 is transmitted to the bit line, and voltage amplification is performed through the sense amplifier 20 as shown in FIG. Meanwhile, when the word line WL1 is selected, the adjacent word line 11 must keep the 0V state through the pull-down transistor PD11 to block the access of the transistor M11. However, since word line WL1 and word line WL11 are adjacent word lines, coupling capacitances exist as shown in C1 * 2 of FIG. Therefore, when a voltage is applied to the word line WL1 by the selection process of the word line WL1, the voltage level of the WL11 is also increased by the coupling noise of the word line WL1. The rising width becomes as "(ΔWL1 * C1 * 2) / (C1 * 2 * C2)". Therefore, as the voltage on the word line is higher, the width of the coupling capacitance generated at the word line WL11 also increases in proportion to it. If the rise is large, for example, higher than the threshold voltage of the transistor M11, as shown in FIG. 2, the data stored in the storage capacitor SC11 is transferred to the word line, resulting in the transistor M11 failing to store the correct "1" data. Is brought about.
즉, 제2도의 VS2로 나타난 바와 같이 쎌트랜지스터 M11에 저장된 데이타의 전압레벨이 낮아지게 된다. 한편 상기와 같은 워드라인 WL1의 선택동작이 종료되고 나서 또 한번의 워드라인 WL1의 선택동작이 이루어질 시에는 상기한 것과 마찬가지로 커플링노이즈에 의해 또 한번의 워드라인 WL11이 상승하여 쎌트랜지스터 M11에 저장된 데이타의 전압레벨 VS2는 더욱 더 낮아지게 된다. 이러한 과정은 워드라인 WL1의 선택과정이 반복될 수록 더욱 악화됨은 당연한 사실이다. 따라서 이와 같은 상황에서 워드라인 WL11의 선택동작이 이루어질 시에 쎌트랜지스터 M11에 저장된 데이타의 전압레벨이 낮게 되어 센스엠프 20으로 하여금 오동작을 일으키게 한다. 한편 워드라인 선폭이 극 미세화되고 또한 전원전압의 레벨이 더욱 낮아지는 고집적 반도체집적회로의 경우에는 상기한 바와 같은 악현상의 발생빈도는 더욱 빈번해지는 바, 신뢰성있는 고집적 반도체집적회로의 구현에 장애로 대두된다.That is, as shown by VS2 in FIG. 2, the voltage level of the data stored in the transistor M11 is lowered. On the other hand, when the above-mentioned selection operation of the word line WL1 is completed and another selection of the word line WL1 is performed, another word line WL11 is raised by coupling noise and stored in the transistor transistor M11 as described above. The voltage level VS2 of the data becomes even lower. It is a matter of course that this process becomes worse as the selection process of the word line WL1 is repeated. Therefore, in this situation, when the selection operation of the word line WL11 is performed, the voltage level of the data stored in the transistor M11 becomes low, causing the sense amplifier 20 to malfunction. On the other hand, in the case of highly integrated semiconductor integrated circuits in which the word line line width becomes extremely fine and the level of power supply voltage is further lowered, the occurrence frequency of the above-mentioned phenomena becomes more frequent, which impedes the implementation of reliable highly integrated semiconductor integrated circuits. Soybeans.
한편 전술한 바 있는 논문 "1990 Symposium on VLSI Circuits"의 페이지 p81-82에 실린 기술은 워드라인의 배열방식을, 꽈리형태의 워드라인(twisted WL)과 워드라인 래치회로의 적용에 의해 워드라인선택시 발생되는 워드라인 커플링노이즈 문제를 해결하고자 하였으나, 상기한 바와 같은 노이즈를 약화시키기는 하였으나, 그 가능성은 계속 갖고 있으며 또한 반도체집적회로의 고집적화가 진행될 수록 그 한계가 발생된다.On the other hand, the technique described on pages p81-82 of the above-mentioned paper "1990 Symposium on VLSI Circuits" selects a word line by arranging word lines by applying a twisted WL and a word line latch circuit. In order to solve the problem of word line coupling noise generated at the time, the noise as described above has been weakened. However, the possibility continues, and as the integration of semiconductor integrated circuits increases, the limit is generated.
따라서 본 발명의 목적은 고집적 반도체집적회로에 있어서 신뢰성있는 데이타 액세스 동작이 이루어지게 하는 워드라인 드라이버회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a word line driver circuit for performing a reliable data access operation in a highly integrated semiconductor integrated circuit.
본 발명의 다른 목적은 고집적 반도체집적회로에 있어서 쎌데이타의 액세스동작시 워드라인 커플링노이즈에 의한 오동작이 방지되게 하는 워드라인 드라이버회로를 제공함에 있다.Another object of the present invention is to provide a word line driver circuit which prevents malfunction due to word line coupling noise in the W data access operation in a highly integrated semiconductor integrated circuit.
본 발명의 또다른 목적은 반도체집적회로에 있어서 워드라인 드라이버로 하여금 신뢰성있는 쎌데이타의 엑세스동작을 수행하게 하는 워드라인 드라이버의 소오스전원 공급방법을 제공함에 있다.It is still another object of the present invention to provide a method for supplying a source power of a word line driver for causing a word line driver to perform a reliable data access operation in a semiconductor integrated circuit.
본 발명의 또다른 목적은 반도체집적회로에 있어서 쎌데이타의 액세스동작시 워드라인 커플링노이즈에 의한 오동작이 방지되게 하는 워드라인 드라이버의 소오스전원 공급방법을 제공함에 있다.It is still another object of the present invention to provide a source power supply method of a word line driver in which a malfunction due to word line coupling noise is prevented during the access operation of the data in a semiconductor integrated circuit.
본 발명의 또다른 목적은 반도체집적회로에 있어서, 소정의 워드라인의 선택시에 이 선택된 워드라인에 인접한 워드라인에서 커플링노이즈가 발생되어도 이 커플링노이즈에 의한 인접 워드라인의 전압레벨이 쎌트랜지스터의 임계전압을 넘지않도록 하는 워드라인 드라이버를 제공함에 있다.It is still another object of the present invention to provide a semiconductor integrated circuit in which, when a predetermined word line is selected, even when coupling noise is generated in a word line adjacent to the selected word line, the voltage level of the adjacent word line due to the coupling noise is high. A word line driver is provided that does not exceed a threshold voltage of a transistor.
본 발명의 또다른 목적은 반도체집적회로에 있어서, 소정의 워드라인의 선택시에 이 선택된 워드라인에 인접한 워드라인에서 커플링 노이즈가 발생되어도 이 커플링노이즈에 의한 인접 워드라인의 전압레벨이 쎌트랜지스터의 임계전압을 넘지않도록 하는 워드라인 드라이버의 소오스전원 공급방법을 제공함에 있다.It is still another object of the present invention to provide a semiconductor integrated circuit in which a voltage level of an adjacent word line due to this coupling noise is reduced even when coupling noise is generated in a word line adjacent to the selected word line when a predetermined word line is selected. It is an object of the present invention to provide a source power supply method of a word line driver that does not exceed a threshold voltage of a transistor.
본 발명의 또다른 목적은 반도체집적회로에 있어서, 워드라인을 음의 전압으로 프리차아지하는 워드라인 드라이버회로를 제공함에 있다.Another object of the present invention is to provide a word line driver circuit which precharges a word line to a negative voltage in a semiconductor integrated circuit.
이러한 본 발명의 목적들을 달성하기 위하여 본 발명에 의한 워드라인 드라이버회로는, 반도체집적회로에 있어서, 양(+)의 전압레벨을 가지는 제1전원과, 음(-)의 전압레벨을 가지는 제2전원과, 상기 제1전원에 전류통로가 형성되는 풀엎단과, 상기 제2전원에 전류통로가 형성되는 풀다운단과, 상기 풀엎단과 풀다운단이 접속되는 접속노드로 이루어지는 워드라인 드라이버회로를 향한 것이다.In order to achieve the object of the present invention, the word line driver circuit according to the present invention, in the semiconductor integrated circuit, a first power supply having a positive voltage level and a second having a negative voltage level The word line driver circuit includes a power supply, a pull-down end in which a current path is formed in the first power supply, a pull-down end in which a current path is formed in the second power supply, and a connection node connected to the pull-down and pull-down end.
또한 본 발명의 목적들을 달성하기 위하여 본 발명에 의한 워드라인 드라이버회로의 소오스전원 공급방법은, 워드라인 드라이버단의 풀다운단에 쎌트랜지스터의 임계전압보다 절대값이 작은 음(-)의 전압이 걸리는 소오스전원을 접속하는 워드라인 드라이버회로의 소오스전원 공급방법임을 특징으로 한다.In addition, the source power supply method of the word line driver circuit according to the present invention in order to achieve the objects of the present invention, the pull-down terminal of the word line driver stage is applied a negative voltage of which the absolute value is smaller than the threshold voltage of the transistor transistor A source power supply method of a word line driver circuit for connecting a source power source is provided.
본 발명에 의한 워드라인 드라이버를 가지는 반도체집적회로는 동일칩상에 출력값이 쎌트랜지스터의 임계전압보다 낮은 음(-)의 값을 가지는 음전압발생회로를 구비한다.The semiconductor integrated circuit having the word line driver according to the present invention includes a negative voltage generating circuit having a negative value whose output value is lower than the threshold voltage of the transistor transistor on the same chip.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 설명의 용이한 이해를 돕기 위하여 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same parts in the drawings represent the same reference numerals as much as possible to facilitate understanding of the description.
여기에서 사용되는 "워드라인 드라이버"란 용어는 출력단에 워드라인이 접속되어 직접적으로 워드라인에 전압을 공급하는 회로를 나타낸다. "음전압발생회로"란 통상의 칩내에 구비되는 기판전압발생장치와는 다른 회로로서, 워드라인 드라이버의 풀다운트랜지스터의 임계전압보다 절대값이 낮은 음(-)의 전압을 출력하는 회로로 정의한다. "임계전압"이란 용어는 트랜지스터의 채널이 형성되는데 필요로 하는 전압의 통상의 드레쉬홀드전압(threshold voltage)을 나타낸다.The term " word line driver " as used herein refers to a circuit for supplying a voltage directly to a word line by connecting a word line to an output terminal. A "negative voltage generation circuit" is a circuit different from a substrate voltage generator provided in a normal chip, and is defined as a circuit that outputs a negative voltage whose absolute value is lower than the threshold voltage of a pull-down transistor of a word line driver. . The term " threshold voltage " refers to a typical threshold voltage of the voltage required to form the channel of the transistor.
제3도는 본 발명에 의한 소오스전원 공급방법에 의한 워드라인 드라이버를 보여주는 회로도이다. 본 발명에 의한 제3도의 구성상의 특징은 워드라인 드라이버의 풀다운단에 접속되는 소오스전원이 제1도와 같이 접지단 GND에 접속되지 않고 음전압발생회로 100의 출력전압인 Vtg에 접속한다는 것이다. 이때 음전압발생회로 100의 출력전압인 Vtg는 워드라인 드라이버의 풀다운트랜지스터의 PD1의 임계전압보다 절대값이 낮은 전압값을 가지는 신호이다. 제3도의 구성은 동일칩내에서 서로 이웃한 2개의 워드라인을 나타내고 있으며, 이러한 워드라인은 동일칩내에서 칩의 집적도에 비례하여 무수히 많이 존재하게 된다. 또한 각 워드라인마다 하나의 워드라인 드라이버가 존재하게 되며, 하나의 워드라인에 하나의 메모리쎌이 접속된 것만 도시되었지만 이는 열(column)방향으로 무수히 많은 메모리쎌이 접속된다. 따라서 제3도에 도시된 음전압발생회로 100의 출력신호인 Vtg는 동일칩내에서 구비되는 각 워드라인 드라이버마다 각각 접속이 이루어진다.3 is a circuit diagram showing a word line driver by a source power supply method according to the present invention. The configuration feature of FIG. 3 according to the present invention is that the source power source connected to the pull-down end of the word line driver is connected to Vtg, which is the output voltage of the negative voltage generating circuit 100, instead of the ground terminal GND as shown in FIG. At this time, the output voltage of the negative voltage generation circuit 100 is a signal having an absolute value lower than the threshold voltage of PD1 of the pull-down transistor of the word line driver. The configuration of FIG. 3 shows two word lines adjacent to each other in the same chip, and these word lines are present innumerably in proportion to the degree of integration in the same chip. In addition, there is one word line driver for each word line, and only one memory line is connected to one word line. However, this is because a large number of memory cells are connected in the column direction. Therefore, Vtg, which is an output signal of the negative voltage generation circuit 100 shown in FIG. 3, is connected to each word line driver provided in the same chip.
제4도는 제3도에서의 음전압발생회로 100의 상세회로구성을 보여주는 실시예이다. 제4도의 구성에서 음전압발생회로의 구성은, 발진동작을 통해 일정주기의 구형파를 출력하는 오실레이터 100A와, 오실레이터 100의 출력신호로부터 펌핑동작을 수행하여 쎌트랜지스터의 임계전압보다 절대값이 낮은 전압레벨을 가지는 소정의 음전압 Vtg를 출력하는 차아지펌프 100B와, 차아지펌프 100B로부터 출력되는 Vtg의 전압레벨을 검출하여 오실레이터 100A의 발진동작을 결정하는 전압레벨검출부 100C로 이루어진다. 오실레이터 100A는, 라인 138에 실리는 øDET신호에 의해 트랜지스터 102 또는 114가 스위칭동작을 함에 따라 발진되는 인버터체인 104, …, 112으로 이루어진다. 차아지펌프 100B는 이 기술분야에 통상으로 사용되는 공지의 회로구성이다. 전압레벨검출부 100C는, 음전압 Vtg에 다이오드접속된 트랜지스터 132와, 트랜지스터 132에 접속된 라인 133에 채널이 접속되고 워드라인 드라이버의 풀다운트랜지스터의 임계전압을 고려하여 그 저항값이 정해지는 저항트랜지스터 134와, 라인 133에 입력단자가 접속되어 오실레이터 100A를 구동하는 øDET신호를 출력하는 인버터 136으로 이루어진다. 제4도의 구성에 따른 동작특성은 제3도의 설명과 연계되어 후술될 것이다.4 is a diagram showing the detailed circuit configuration of the negative voltage generating circuit 100 in FIG. In the configuration of FIG. 4, the negative voltage generation circuit includes an oscillator 100A that outputs a square wave of a predetermined period through the oscillation operation, and a voltage whose absolute value is lower than the threshold voltage of the transistor by performing a pumping operation from the output signal of the oscillator 100. A charge pump 100B for outputting a predetermined negative voltage Vtg having a level, and a voltage level detector 100C for detecting the voltage level of Vtg output from the charge pump 100B to determine the oscillation operation of the oscillator 100A. The oscillator 100A is an inverter chain 104,... Which is oscillated as the transistor 102 or 114 switches by the? DET signal on the line 138. , 112. The charge pump 100B is a known circuit configuration commonly used in the art. The voltage level detecting unit 100C includes a transistor 132 diode-connected to the negative voltage Vtg and a resistor transistor 134 whose channel is connected to the line 133 connected to the transistor 132 and whose resistance is determined in consideration of the threshold voltage of the pull-down transistor of the word line driver. And an inverter 136 for connecting the input terminal to the line 133 and outputting the? DET signal for driving the oscillator 100A. Operation characteristics according to the configuration of FIG. 4 will be described later in connection with the description of FIG.
지금 제3도로 돌아가서 그 구성상에 따른 동작설명을 하면 다음과 같다. 하기되는 설명은 음전압발생회로인 제4도와, 제3도에서 발생되는 워드라인 커플링노이즈를 보여주는 파형도인 제5도의 참조와 함께 기술될 것이다. 설명에 앞서 본 발명에 의한 소오스전원 공급방법에 의해 구현된 워드라인 드라이버에 따라 각 워드라인은 음의 전압으로 프리차아지(precharge)되어 있다는 것을 특히 유의하여야 할 것이다.Now return to the third degree and explain the operation according to the configuration as follows. The following description will be described with reference to FIG. 4, which is a negative voltage generating circuit, and FIG. 5, which is a waveform diagram showing word line coupling noise generated in FIG. Before the description, it should be noted that each word line is precharged with a negative voltage according to the word line driver implemented by the source power supply method according to the present invention.
본 발명에 의한 워드라인 드라이버의 소오스전원 공급방법의 특징은 워드라인 드라이버의 풀다운단에 접속되는 소오스전원에 음전압발생회로 100으로부터 공급되는 음의 전압이 공급되는 전원을 접속한다는 것이다. 이때 Vtg를 출력하는 음전압발생회로 100은 동일칩의 레이아웃을 용이하게 하기 위하여 주변(peripheral)회로에 레이아웃하는 것이 바람직하다. 음의 전압을 가지는 Vtg의 절대값을 α라 가정하면, 모든 워드라인들의 프리차아지 전압레벨은 접지전압 GND-α이다. 따라서 제1도의 구성은 워드라인 드라이버를 통해서 워드라인에 전압이 공급될시에 워드라인의 전압은 0V부터 상승하였지만, 본 발명에서는 워드라인 드라이버를 통해 전압의 공급시에 워드라인은 제5도에 도시된 바와 같이 음의 값인 Vtg부터 상승하게 된다. 워드라인 1과 인접한 워드라인 WL11사이의 커플링 캐패시턴스를 C1*2라 하고 워드라인 11 자신이 가지는 캐패시턴스를 C2라 하고 워드라인 WL1의 전압상승폭은 △WL1이라 가정하면, 워드라인 1의 전압상승시에 워드라인 WL11의 전압상승폭은 "[(△WL1·C1*2)/(C1*2*C2)-α]"가 된다. 그래서 제1도의 구성에 대비하여 α만큼 낮은 상승폭을 가지게 되어 워드라인 WL11에 연결된 쎌트랜지스터의 데이타가 비트라인으로 빠져나가는 것을 방지할 수 있다. 이는 제5도의 파형도에 나타난 바와 같이 VS2의 전압레벨강하가 없는 것으로부터 용이하게 예측되어진다. 만일 비트라인으로 빠져나가는 데이타가 있다 할 지라도 그 양은 극히 미미할 것이다. 이때 제4도의 음전압발생회로에서 출력되는 Vtg의 전압레벨은 워드라인 드라이버의 풀다운트랜지스터 PD1의 임계전압 Vt보다 절대값이 낮아야 하는데, 이는 다음과 같은 이유에서이다.A feature of the source power supply method of the word line driver according to the present invention is that a power source supplied with the negative voltage supplied from the negative voltage generating circuit 100 is connected to a source power source connected to the pull-down end of the word line driver. At this time, the negative voltage generating circuit 100 outputting Vtg is preferably laid out in a peripheral circuit to facilitate the layout of the same chip. Assuming that the absolute value of Vtg having a negative voltage is α, the precharge voltage level of all word lines is the ground voltage GND-α. Therefore, in the configuration of FIG. 1, the voltage of the word line rises from 0V when the voltage is supplied to the word line through the word line driver. However, in the present invention, the word line is applied to FIG. 5 when the voltage is supplied through the word line driver. As shown in the figure, the negative value rises from Vtg. Assuming that the coupling capacitance between word line 1 and adjacent word line WL11 is C1 * 2, the capacitance of word line 11 itself is C2, and the voltage rise of word line WL1 is △ WL1. The voltage rise width of the word line WL11 becomes "[(ΔWL1 · C1 * 2) / (C1 * 2 * C2) −α]”. As a result, as compared with the configuration of FIG. 1, the rising width as low as α can prevent the data of the V transistor connected to the word line WL11 from escaping to the bit line. This is easily predicted from the absence of the voltage level drop of VS2 as shown in the waveform diagram of FIG. If there is data exiting the bitline, the amount will be minimal. At this time, the voltage level of Vtg output from the negative voltage generating circuit of FIG. 4 should be lower than the absolute voltage Vt of the pull-down transistor PD1 of the word line driver, for the following reasons.
즉, 만일 절대값 α가 절대값 Vt보다 더 크게 되는 경우 풀다운트랜지스터 PD1의 게이트-소오스간 전압인 Vgs가 α가 되어 Vgs-Vt값이 양(+)의 값으로 되는 바, 이로부터 풀다운트랜지스터 PD1이 도통하게 되고 워드라인의 선택동작시 전압레벨의 강하현상이 발생하는데 이를 방지하기 위함이다. 한편 음전압발생회로 100에서 출력되는 Vtg값은 항상 풀다운트랜지스터의 임계전압보다 절대값이 낮아야하며, 만일 이같은 조건이 만족되지 않으며, 제4도의 음전압발생회로의 전압검출부 100C에 의해서 øDET신호가 "로우"로 되고 이로부터 오실레이터 100A가 발진동작을 수행하여 소정의 원하는 Vtg값을 유지시킨다. 또한 워드라인의 인에이블시에 선택된 워드라인에 전압이 공급되어도 이 선택된 워드라인에 바로 이웃한 워드라인에 커플링노이즈에 의해 원하지 않는 워드라인의 상승이 발생하여도, 그 상승폭은 쎌트랜지스터의 임계전압을 넘지않게 되어 안정한 데이타의 액세스동작이 이루어진다.That is, if the absolute value α becomes larger than the absolute value Vt, the gate-to-source voltage Vgs of the pull-down transistor PD1 becomes α, and the Vgs-Vt value becomes positive, from which the pull-down transistor PD1 This is to conduct the voltage drop during the selection operation of the word line occurs to prevent this. On the other hand, the Vtg value output from the negative voltage generating circuit 100 should always be lower than the threshold voltage of the pull-down transistor. If this condition is not satisfied, the øDET signal is detected by the voltage detecting part 100C of the negative voltage generating circuit of FIG. Low "and the oscillator 100A performs an oscillation operation to maintain a predetermined desired Vtg value. In addition, even if voltage is supplied to the selected word line at the time of enabling the word line, even if an unwanted rise of the word line occurs due to coupling noise in the word line immediately adjacent to the selected word line, the rising width is the threshold of the transistor. Since the voltage is not exceeded, stable data access operation is performed.
제3도 및 제4도에 도시된 회로구성은 본 발명의 기술적 사상에 입각하여 실현한 최적의 실시예이지만, 이는 본 발명의 기술적 범주내에서 각 제어신호 및 논리를 고려하여 다양하게 실시되어질 수 있다. 즉, 본 발명에 의한 워드라인 드라이버의 소오스전원 공급방법은 제1도에 도시된 회로구성이 아닌, 예컨대 풀엎단의 구성이 피모오스트랜지스터로 이루어지는 워드라인 드라이버에 적용하여도 동일한 효과를 얻을 수 있다. 또한 제4도에 도시된 음전압발생회로의 구성은 그 출력전압이 워드라인 드라이버의 풀다운트랜지스터의 임계전압보다 절대값이 작은 범주내에서, 얼마든지 개량된 회로구성으로 실시될 수 있다.The circuit configuration shown in FIGS. 3 and 4 is an optimal embodiment realized based on the technical idea of the present invention, but it can be variously implemented in consideration of each control signal and logic within the technical scope of the present invention. have. In other words, the source power supply method of the word line driver according to the present invention can obtain the same effect even if it is not applied to the circuit configuration shown in FIG. 1, but is applied to, for example, a word line driver composed of a PMOS transistor. . Further, the configuration of the negative voltage generating circuit shown in FIG. 4 can be implemented with any improved circuit configuration within a range in which the output voltage is smaller than the absolute value of the threshold voltage of the pull-down transistor of the word line driver.
상술한 바와 같이 본 발명에 의한 드라이버 및 그 소오스전원 공급방법은 워드라인 드라이버의 풀다운단에 풀다운트랜지스터의 임계전압보다 절대값이 작은 음(-)의 전압이 걸리는 소오스전원을 접속하여 워드라인을 이 음(-)의 전압레벨로 프리차아지함에 의해, 임의의 워드라인의 선택동작시 이 선택된 워드라인의 전압상승에 의한 이웃 워드라인의 커플링노이즈에 의한 데이타액세스시의 오동작 염려가 방지된다. 특히 전압의 레벨변동에 민감한 고집적 반도체집적회로에서 본 발명의 효과는 더욱 커지게 되는 것은 충분히 예측되는 사실이다. 결과적으로 본 발명에 의한 워드라인 드라이버회로 및 그 소오스전원 공급방법에 의해 고집적 드라이버의 신뢰성을 향상시키게 된다.As described above, the driver and the method of supplying the source power thereof according to the present invention connect the source power source of the negative line whose absolute value is smaller than the threshold voltage of the pull-down transistor to the pull-down end of the word line driver. By precharging to a negative voltage level, the fear of malfunction during data access due to coupling noise of neighboring word lines due to the voltage rise of the selected word line during the operation of selecting a word line is prevented. In particular, in the highly integrated semiconductor integrated circuit which is sensitive to the level fluctuation of the voltage, the effect of the present invention is sufficiently predicted. As a result, the word line driver circuit and the source power supply method thereof according to the present invention improve the reliability of the highly integrated driver.
Claims (9)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930005889A KR950009204B1 (en) | 1993-04-08 | 1993-04-08 | The circuit of word-line driver and the supply method of source voltage in semiconductor integrated circuit |
| JP6068720A JPH06309867A (en) | 1993-04-08 | 1994-04-06 | Word line driving circuit for semiconductor integrated circuit and its power supply supply method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930005889A KR950009204B1 (en) | 1993-04-08 | 1993-04-08 | The circuit of word-line driver and the supply method of source voltage in semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950009204B1 true KR950009204B1 (en) | 1995-08-16 |
Family
ID=19353648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930005889A KR950009204B1 (en) | 1993-04-08 | 1993-04-08 | The circuit of word-line driver and the supply method of source voltage in semiconductor integrated circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06309867A (en) |
| KR (1) | KR950009204B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3478953B2 (en) * | 1997-09-03 | 2003-12-15 | Ｎｅｃエレクトロニクス株式会社 | Semiconductor storage device |
| JP3250525B2 (en) | 1998-08-13 | 2002-01-28 | 日本電気株式会社 | Semiconductor storage device |
| JP3718106B2 (en) * | 2000-05-22 | 2005-11-16 | 松下電器産業株式会社 | Semiconductor integrated circuit |
| DE10026275A1 (en) * | 2000-05-26 | 2001-12-13 | Infineon Technologies Ag | Method for testing a plurality of word lines in a semiconductor memory device |
-
1993
- 1993-04-08 KR KR1019930005889A patent/KR950009204B1/en not_active IP Right Cessation
-
1994
- 1994-04-06 JP JP6068720A patent/JPH06309867A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06309867A (en) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3729277B2 (en) | Word line driving circuit of semiconductor memory device | |
| US6753720B2 (en) | Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor | |
| US6489796B2 (en) | Semiconductor device provided with boost circuit consuming less current | |
| KR100336254B1 (en) | Booster circuit | |
| US6026047A (en) | Integrated circuit memory device with hierarchical work line structure | |
| US5818790A (en) | Method for driving word lines in semiconductor memory device | |
| US5187397A (en) | Integrated semiconductor circuit with improved boost operation speed | |
| KR0158476B1 (en) | Bit-line sense circuit of semiconductor memory device | |
| US5936432A (en) | High speed low power amplifier circuit | |
| US5808482A (en) | Row decoder with level translator | |
| US5754075A (en) | Integrated circuits including power supply boosters and methods of operating same | |
| EP0612075B1 (en) | Self-timed bootstrap decoder | |
| US5933388A (en) | Sub row decoder circuit for semiconductor memory device | |
| KR100361658B1 (en) | Semiconductor memory device and voltage level control method thereof | |
| KR950009204B1 (en) | The circuit of word-line driver and the supply method of source voltage in semiconductor integrated circuit | |
| EP1035652B1 (en) | Capacitive coupled driver circuit | |
| KR100429868B1 (en) | Array supply voltage generation circuit of semiconductor memory device and method for driving sense amplifier | |
| US5771198A (en) | Source voltage generating circuit in semiconductor memory | |
| US6430093B1 (en) | CMOS boosting circuit utilizing ferroelectric capacitors | |
| US5864507A (en) | Dual level wordline clamp for reduced memory cell current | |
| US6934204B2 (en) | Semiconductor device with reduced terminal input capacitance | |
| US6091290A (en) | Semiconductor integrated circuit | |
| KR960000836B1 (en) | Word-line driving circuit of semiconductor memory device | |
| KR100213215B1 (en) | Sub-word line driver control signal generating circuit | |
| KR100247648B1 (en) | Low decoder circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |