KR950008914B1 - Transformation method by section of ac coefficient - Google Patents
Transformation method by section of ac coefficient Download PDFInfo
- Publication number
- KR950008914B1 KR950008914B1 KR1019910025313A KR910025313A KR950008914B1 KR 950008914 B1 KR950008914 B1 KR 950008914B1 KR 1019910025313 A KR1019910025313 A KR 1019910025313A KR 910025313 A KR910025313 A KR 910025313A KR 950008914 B1 KR950008914 B1 KR 950008914B1
- Authority
- KR
- South Korea
- Prior art keywords
- coefficient
- reference value
- bits
- msb
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
Abstract
Description
제1도는 본 발명에 따른 변환 블럭도.1 is a transform block diagram according to the present invention.
제2도는 제1도에 따른 일실시예의 구체 회로도.2 is a detailed circuit diagram of an embodiment according to FIG.
본 발명은 영상데이타를 감축 코딩하기 위한 방법에 관한 것으로, 특히 데이타의 손실을 억제하고 데이타의 비트수를 감소시킬 수 있는 AC계수의 구간별 변환방법에 관한 것이다.The present invention relates to a method for reducing and coding image data, and more particularly, to a method of converting AC coefficients by intervals, which can suppress data loss and reduce the number of bits of data.
일반적으로 영상 데이타의 감출 코딩은 영상신호의 기록 및 재생을 하는 매체인 디지탈 VTR, CD-I(Compact Disc Interactive), 전자 카메라, 전자 게임기 등에 이용되며 영상 데이타를 감축 코딩하여 송수신하는 칼라 팩스, 영상 전화기, 영상 회의 시스템, 전자 사서함, 디지탈 TV용 방송기기의 튜너 등에 유용하게 적용되어진다.In general, image coding of image data is used in digital VTR, CD-I (Compact Disc Interactive), electronic camera, electronic game machine, etc., which is a medium for recording and playing video signals. It is usefully applied to telephones, video conferencing systems, electronic mailboxes, tuners of digital TV broadcasting devices, and the like.
통상적으로 정지 영상 데이타를 압축 인코딩(Encoding)하려면 NTSC등과 같은 복합 영상 신호를 디지탈 데이타로 변환한 뒤 휘도신호와 색차신호로 분리하고 상기 분리된 휘도신호와 색차신호를 FDCT(Forward Discrete Cosine Transform)를 이용하여 주파수 영역을 변환한다. FDCT는 데이타를 서브블락단위로 데이타를 변환한Generally, compression encoding of still image data is performed by converting a composite image signal such as NTSC into digital data, separating the luminance signal and the color difference signal, and separating the separated luminance signal and the color difference signal by FDCT (Forward Discrete Cosine Transform). To convert the frequency domain. FDCT converts data into subblock units.
다. 예를 들면, 데이타를 8×8=64개와 같이 서브 블락 단위로 변환하는 것인데 그 결과 FCDT 계수는 하나의 DC(Direct Current)계수와 63개의 AC(Alternating Current)계수로 나누어진다. 여기서 DC계수는 DPCM(Differential Pulse Code Modulation)을 계산하여 호프만(Huffman) 인코딩 테이블에 따라 인코딩하고, AC계수는 0이 연속되는 AC의 계수의 런랭스(Runlength)(AC계수가 연속 0일 때 그 갯수)를 구한 후 상기 호프만(Huffman) 인코딩 테이블에 따라 인코딩한다.All. For example, data is converted into subblock units such as 8x8 = 64. As a result, the FCDT coefficient is divided into one DC (Direct Current) coefficient and 63 AC (Alternating Current) coefficients. The DC coefficient is calculated according to the Huffman encoding table by calculating DPCM (Differential Pulse Code Modulation), and the AC coefficient is the run length of the coefficient of AC in which 0 is continuous. Number) and encode according to the Huffman encoding table.
상기 과정은 JPEG(Joint Photographic Experts Group)의 기술 규격 제5판This process is the fifth edition of the technical specification of the Joint Photographic Experts Group (JPEG).
(Technical Specification, Recison 5)에 근거한 것인데, 상기 FDCT계수는 그 값이 통상 12비트(bits)이지만 JPEG의 인코딩 테이블의 경우에서는 AC계수를 11비트로 제한하고 있다. 따라서 AC계수를 JPEG의 인코딩 테이블에 맞도록 인코딩하려면 부득이 11비트로 바꾸어야만 한다. 개시된 종래의 방법중에서 가장 간단한 방법은 데이타를 2로 나누는 것이었다. 즉, 부호(Sign)를 고려하여 하위 비트쪽으로 최상위 비트를 1비트만큼 쉬프트시켰다. 이 경우에는 영상 데이타의 다이나믹 레인지가 대략 72dB에서 66dB로 떨어지고 만다.It is based on (Technical Specification, Recison 5). The FDCT coefficient is usually 12 bits, but the AC coefficient is limited to 11 bits in the JPEG encoding table. Therefore, in order to encode the AC coefficient to match the JPEG encoding table, it must be changed to 11 bits. The simplest of the conventional methods disclosed was to divide the data by two. That is, the most significant bit is shifted by one bit toward the lower bit in consideration of the sign. In this case, the dynamic range of the image data drops from approximately 72 dB to 66 dB.
따라서 종래에는 원래의 12비트 입력 데이타를 11비트로 제한하기 위해 전술한 바와 같이 2로 나누는 방법을 취하였으므로, 영상 데이타의 다이나믹 레인지가 6dB정도 떨어질 뿐만 아니라 최하위 비트를 잃어버리므로 정보의 손실이 있게 되는 문제점이 있었다.Therefore, in order to limit the original 12-bit input data to 11 bits in the prior art, the method of dividing by 2 is performed as described above. As a result, the dynamic range of the image data drops by about 6 dB and the least significant bit is lost, resulting in loss of information. There was a problem.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하고, 정보의 손실을 줄이면서도 데이타의 비트 수를 감소시킬 수 있는 AC계수의 구간별 변환방법을 제공함에 있다.Accordingly, an object of the present invention is to solve the above problems and to provide a method for converting AC coefficients in sections, which can reduce the number of bits of data while reducing information loss.
상기의 목적을 달성하기 위한 본 발명에 따르면, 이산여현변환(DCT)후 생성된 데이타의 AC계수를 호프만 코딩할 수 있도록 하기 위해 N(여기서 N은 8이상의 자연수According to the present invention for achieving the above object, in order to enable Hoffman coding of the AC coefficient of the data generated after the discrete cosine transform (DCT), N (where N is a natural number of 8 or more)
) 비트를 갖는 AC계수의 절대값이 미리 정해진 제1기준값 이내에 존재할 경우에는 상기 AC계수의 MSB를 N-1비트 위치로 이동하여 수신하고 상기 AC계수의 LSB로부터 N-2까지에 대응되는 값을 상기 이동수신된 MSB와 함께 그대로 출력하고, 상기 제1기준값 이외에 존재하는 상기 AC계수가 양수일 경우에는 상기 제1기준값을 출력하며, 상기 제1기준값 이외에 존재하는 상기 AC계수가 음수일 경우에는 음으로 된 상기 제1기준값을 출력하도록 함을 특징으로 한다.) If the absolute value of the AC coefficient having a bit is within a predetermined first reference value, the MSB of the AC coefficient is moved to the N-1 bit position and received, and a value corresponding to the LSB to N-2 of the AC coefficient is received. The first reference value is output when the AC coefficient other than the first reference value is positive, and is output as it is. The negative value is negative when the AC coefficient other than the first reference value is negative. And outputting the first reference value.
예를 들어, -2048에서 +2047의 범위에 있는 AC계수의 데이타 중에서 그 절대값이 상기 제1기준값(예를 들어 11비트 변환시 10진수 1023)이내인 데이타는 12비트의 MSB를 11비트로 이동수신하고 그 나머지는 LSB를 기준으로 10비트까지 대응되는 비트를 그대로 상기 이동된 MSB와 함께 출력한다.For example, among the data of the AC coefficient in the range of -2048 to +2047, the data whose absolute value is within the first reference value (for example, 1023 decimal in 11-bit conversion) is transmitted and received with 12 bits of MSB in 11 bits. The rest of the bits are output together with the shifted MSB as it is up to 10 bits based on the LSB.
그리고 상기 제1기준값 이외에 존재하는 상기 AC계수가 양수일 경우에는 상기 1023을 출력하고, 상기 제1기준값 이외에 존재하는 상기 AC계수가 음수일 경우에는 -1023을 출력하도록 하는 것이다. 이러한 것은 상기 제1기준값 이외에 존재하는 상기 AC계수의 발생 빈도가 낮다는 것을 감안할 때 종래의 방법에 비해 정보 유실 확률이 현저히 줄어든다. 즉, 일률적으로 2로 나누는 방법에 비해 본 발명에 따른 구간별 변환방법은 여러가지 면에서 우수하게 될 것이다.If the AC coefficient other than the first reference value is a positive number, 1023 is output. If the AC coefficient other than the first reference value is a negative number, -1023 is output. This considerably reduces the probability of information loss compared to the conventional method, given that the frequency of occurrence of the AC coefficient other than the first reference value is low. That is, the section-wise conversion method according to the present invention will be excellent in many respects compared to the method of dividing by two.
이하 본 발명을 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 변환 블럭도로서, 이산 여현 변환후 생성되는 AC계수인 N비트의 데이타를 N-1비트로 감소시키면서 정보 유실 확률을 감소시키기 위한 하드웨어 블럭도이다.1 is a conversion block diagram according to the present invention, which is a hardware block diagram for reducing the probability of information loss while reducing N-bit data, which is an AC coefficient generated after the discrete cosine transform, to N-1 bits.
제1도에서 입력되는 N비트의 AC계수 데이타는 제1 내지 3검출기(100, 200, 300) 및 멀티플렉서(500)의 입력단(Ino)에 동시에 인가된다. 상기 제1검출기(100)는 상기 AC계수가 상기 제1기준값 이외에 존재하는 양수인가를 검출하여 상기 멀티플렉서(500)의 선택단(S1)에 그 검출된 신호를 제공한다. 상기 제2검출기(200)는 상기 AC계수가 상기 제1기준값 이외에 존재하는 음수인가를 검출하여 오아게이트(400)의 일측입력단에 그 검출된 신호를 제공한다. 상기 제3검출기(300)는 상기 AC계수의 절대값이 상기 제1기준값이내에 존재하는가를 검출하여 상기 오아게이트(400)의 타측 입력단에 그 검출된 신호를 제공한다. 그리고, 상기 오아게이트(400)는 상기 일측 입력단의 신호와 상기 타측 입력단의 신호를 오아게이팅하여 상기 멀티플렉서(500)의 선택단(S0)에 논리합된 신호를 제공한다.The N-bit AC coefficient data input in FIG. 1 is simultaneously applied to the input terminals Ino of the first to third detectors 100, 200, and 300 and the multiplexer 500. The first detector 100 detects whether the AC coefficient is present in addition to the first reference value and provides the detected signal to the selection terminal S1 of the multiplexer 500. The second detector 200 detects whether the AC coefficient is a negative number other than the first reference value and provides the detected signal to one input terminal of the ORA gate 400. The third detector 300 detects whether an absolute value of the AC coefficient is within the first reference value and provides the detected signal to the other input terminal of the oragate 400. In addition, the OR gate 400 provides an ORed signal to the selection terminal S0 of the multiplexer 500 by orgating the signal of the one input terminal and the signal of the other input terminal.
이때 상기 멀티플렉서(500)는 상기 선택단(S0, S1)의 선택 논리에 응답하여 입력단(In0, In1, In2)으로 입력되는 데이터중 하나를 선택 출력하다. 따라서 상기 멀티플렉서(500)의 출력단(LAC)에는 조정된 AC계수가 소정 비트 데이타로써 출력됨을 알 수 있다. 예를 들어, 상기 입력 AC계수가 12비트일 경우에 상기 조정된 AC계수는 상기 3입력중 모두가 11비트로 출력되어 진다. 즉, 상기 AC계수가 -2048에서 +20In this case, the multiplexer 500 selectively outputs one of data input to the input terminals In0, In1, and In2 in response to the selection logic of the selection terminals S0 and S1. Therefore, it can be seen that the adjusted AC coefficient is output as predetermined bit data to the output terminal LAC of the multiplexer 500. For example, when the input AC coefficient is 12 bits, the adjusted AC coefficient is output as 11 bits of all three inputs. That is, the AC coefficient is -2048 to +20
47 사이의 범위에 있는 12비트 데이타라 할 경우 상기 조정된 AC계수는 반드시 11비트의 값을 가지는 AC계수가 된다.In the case of 12-bit data in the range of 47, the adjusted AC coefficient must be an AC coefficient having a value of 11 bits.
또한 상기 멀티플렉서(500)의 입력단(In2)의 입력은 3FF(16진수)인데, 이는 즉 상기 제1기준값인 10진수 1023이다. 상기 멀티플렉서(500)의 입력단(In1) 입력은 401(16진수)인데, 이는 즉 상기 제1기준값의 음의 값인 10진수, -1023이다.In addition, the input of the input terminal In2 of the multiplexer 500 is 3FF (hexadecimal), that is, the first reference value, decimal number 1023. Input of In1 of the multiplexer 500 is 401 (hexadecimal), that is, -1023, which is a negative value of the first reference value.
따라서 상기 멀티플렉서(500)의 선택 조건은 자명해질 것이다. 즉 상기 멀티플렉서(500)의 선택단(S1)이 "하이"일 경우에는 상기 1023이 출력되어져야 하므로 입력단(In2)이 선택 출력될 것이고, 상기 멀티플렉서(500)의 선택단(S0)이 "하이"일 경우에는 상기 1023이 출력되어져야 하므로 입력단(In1)이 선택 출력될 것이고, 상기 멀티플렉서(500)의 선택단(S0, S1)이 모두 "로우" 일 경우에는 입력단(In0)이 선택 출력될 것이다.Therefore, the selection condition of the multiplexer 500 will be apparent. That is, when the selection terminal S1 of the multiplexer 500 is "high", the input terminal In2 will be selected and output because the 1023 should be output, and the selection terminal S0 of the multiplexer 500 is "high". In case of "1023", the input terminal In1 will be selected and output, and if the selection terminals S0 and S1 of the multiplexer 500 are both "low", the input terminal In0 will be selected and output. will be.
여기서 상기 입력단(In0)는 제1도의 도면상으로는 상기 입력 AC계수가 그대로 입력되는 것처럼 보여지지만 실제로는 제2도에서와 같이 최상위 비트가 하위 비트 방향으로 1미트 시프트되어 입력된 것이다. 예를 들어 AC계수의 데이터가 12비트일 경우에, 상기 12비트상에 있는 MSB를 11비트의 위치로 이동수신시키고 그 나머지는 LSB를 기준으로 하여 상위 10비트까지 대응되는 비트를 그대로 상기 이동된 MSB와 함께 출력한다. 또한 상기 선택단(S0, S1)의 선택 신호가 모두 "하이"일 경우는 존재하지 않음을 알 수 있다. 왜냐하면 어떤 하나의 입력 데이타가 동시에 상기 제1기준값이내 혹은 이외에 존재할 수 없기 때문이다.Here, the input terminal In0 is shown as if the input AC coefficient is input as it is on the drawing of FIG. 1, but in reality, as shown in FIG. 2, the most significant bit is shifted by one bit in the lower bit direction. For example, when the data of the AC coefficient is 12 bits, the MSB on the 12 bits is moved to the 11-bit position, and the rest of the bits corresponding to the upper 10 bits based on the LSB are shifted as they are. Print with MSB. In addition, it can be seen that when the selection signals of the selection terminals S0 and S1 are both "high", they do not exist. This is because any single input data cannot exist within or outside the first reference value at the same time.
본 발명에서 11비트로 표현할 수 있는 수는 16진수로 400~3FF까지인데, 상기 제1기준값은 16진수로 400(10진수 1024)으로 사용하지 않는 것은 상기 JPEG의 AC인코딩 테이블의 절대값이 3FF까지로 규정되어 있기 때문이다.In the present invention, the number that can be represented by 11 bits is 400 to 3FF in hexadecimal, and the first reference value is not used as 400 (1024 decimal) in hexadecimal, so that the absolute value of the AC encoding table of the JPEG is 3FF. Because it is prescribed.
제2도는 상기 제1도에 따른 일실시예의 구체 회로도로서, 상기 제1도의 멀티플렉서(500)의 선택단(S0, S1)에 어떻게 선택 신호를 출력하는가를 나타냄과 동시에 상기 제1 내지 3검출기(100, 200, 300)의 실제 구현예를 보인 것이다.FIG. 2 is a detailed circuit diagram of an embodiment according to FIG. 1, and shows how to output a selection signal to the selection terminals S0 and S1 of the multiplexer 500 of FIG. 100, 200, 300) is shown an actual embodiment.
제2도를 참조하면, 입력 AC계수를 12비트의 데이타라고 가정하였을 경우 최상위 비트(즉 MSB, 라인 11) 및 나머지 비트(라인 10-0)의 조합에 의해 상기 제1도의 동작 설명이 명확히 뒷받침 되어짐을 알 수 있을 것이다.Referring to FIG. 2, the operation description of FIG. 1 is clearly supported by the combination of the most significant bit (i.e., MSB, line 11) and the remaining bits (line 10-0) when the input AC coefficient is assumed to be 12 bits of data. You will see that.
이를 설명하면, 제1검출기(100)는 인버터(1010) 및 앤드게이트(102)로 이루어져 있으며, 상기 인버터(101)의 입력 데이타는 상기 AC계수 데이타의 MSB(라인 11)가 된다. 그리고 상기 앤드게이트(102)는 상기 인버터(101)에 의해 반전된 데이타와 상기 AC계수 데이타의 MSB-1(라인 10)를 앤드게이팅하여 상기 멀트플렉서(500To explain this, the first detector 100 includes an inverter 1010 and an end gate 102, and the input data of the inverter 101 becomes an MSB (line 11) of the AC coefficient data. The AND gate 102 AND gates the MSB-1 (line 10) of the data inverted by the inverter 101 and the AC coefficient data to the multiplexer 500.
)의 선택단(S1)에 선택신호를 제공한다. 예를 들어 상기 앤드게이트(102)의 출력이 "하이"이면 상기 AC계수가 1024에서 2047범위에 존재하는 것을 의미한다. 따라서 이때의 상기 멀티플렉서(500)의 출력은 +1023이 출력되어질 것이다.A select signal is provided to the select terminal S1 of (). For example, when the output of the AND gate 102 is "high", it means that the AC coefficient is in the range of 1024 to 2047. Therefore, the output of the multiplexer 500 at this time will be +1023 is output.
마찬가지로 상기 제2검출기(200)는 인버터(201)와 앤드게이트(202)로 이루어져 있는데, 상기 인버터(201)는 상기 AC계수의 MSB-1을 반전시켜 상기 앤드게이트(202)의 일측입력에 제공한다. 따라서 상기 앤드게이트(2020)는 상기 일측 입력과 상기 MSB를 앤드게이팅하여 라인(D)으로 출력한다. 이때 상기 앤드게이트(202)의 출력이 "하이"라면 상기 오아게이트(400)의 출력이 "하이"이므로 선택단(S0) 역시 "하이"이다. 따라서 상기 멀티플렉서(500)는 입력단(In1)을 선택 출력하므로 -1023이 출력되어질 것이다.Similarly, the second detector 200 is composed of an inverter 201 and an end gate 202. The inverter 201 inverts MSB-1 of the AC coefficient and provides the input to one side input of the AND gate 202. do. Therefore, the AND gate 2020 outputs the line D by AND-gating the one input and the MSB. At this time, if the output of the AND gate 202 is "high", since the output of the oragate 400 is "high", the selection stage S0 is also "high". Therefore, since the multiplexer 500 selects and outputs the input terminal In1, -1023 will be output.
또한 상기 제3검출기(300)는 출력 라인(A, B, C)으로 논리 신호를 출력하기 위해 상기 AC계수의 입력라인(0-11)에 각기 연결된 게이트 소자(301-307)와 상기 출력라인(A, B, C)을 3입력 논리곱하는 앤드게이트(308)로 이루어져 있다. 상기 제2검출기(200)의 출력이 로우일 경우에 상기 앤드게이트(308)의 논리 출력이 "로우"이면 상기 오아게이트(400)의 출력은 로우가 되는데, 이때 상기 선택단(S1)도 로우였다면 상기 멀티플렉서(500)는 입력단(In0)을 선택 출력할 것이다.In addition, the third detector 300 is a gate element (301-307) and the output line respectively connected to the input line (0-11) of the AC coefficient to output a logic signal to the output line (A, B, C) It consists of the AND gate 308 which multiplies (A, B, C) by three inputs. When the output of the second detector 200 is low and the logic output of the AND gate 308 is "low", the output of the oragate 400 is low, wherein the selection stage S1 is also low. If so, the multiplexer 500 selects and outputs the input terminal In0.
이때 상기 멀티플렉서(500)의 입력단(In0)로는 상기 AC계수의 라인(11, 9-0)에 연결시킴에 의해 11비트의 출력이 제공된다. 따라서, 본 발명을 종래와 비교해 볼때 데이타의 다이나믹 레인지가 6db정도 좋아진다. 이의 근거는 20log 212-1/1과 20log 211-1/1을 비교함에 의해 구하여진 값이다.In this case, an 11-bit output is provided to the input terminal In0 of the multiplexer 500 by connecting to the lines 11 and 9-0 of the AC coefficient. Therefore, when the present invention is compared with the conventional one, the dynamic range of the data is improved by about 6 db. The basis for this is the value obtained by comparing 20log 2 12 -1/1 with 20log 2 11 -1/1.
또한 제1도의 멀티플렉서(500)를 상용 IC로 구현하는 경우에는 "74LS253"소자 6개를 조합하여 4 : 1의 멀티플렉서를 만들어 사용할 수 있지만, 에이직(ASIC)으로 구현할 경우 3 : 1의 멀티플렉서로써도 충분한 기능을 달성할 수 있게 된다.In addition, when the multiplexer 500 of FIG. 1 is implemented as a commercial IC, a combination of six "74LS253" elements can be used to make a 4: 1 multiplexer, but when implemented as ASIC, it is also a multiplexer of 3: 1. Sufficient functionality can be achieved.
상술한 바와 같이 본 발명은 입력되는 AC계수의 데이타의 손실을 억제하고 데이타의 비트수를 하나 감소시킬 수 있는 이점이 있게 된다.As described above, the present invention has the advantage of suppressing the loss of data of the input AC coefficient and reducing the number of bits of data by one.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025313A KR950008914B1 (en) | 1991-12-30 | 1991-12-30 | Transformation method by section of ac coefficient |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025313A KR950008914B1 (en) | 1991-12-30 | 1991-12-30 | Transformation method by section of ac coefficient |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014490A KR930014490A (en) | 1993-07-23 |
| KR950008914B1 true KR950008914B1 (en) | 1995-08-09 |
Family
ID=19326824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025313A KR950008914B1 (en) | 1991-12-30 | 1991-12-30 | Transformation method by section of ac coefficient |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008914B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846870B1 (en) | 2006-07-06 | 2008-07-16 | 한국전자통신연구원 | Apparatus and method of multi-stage, multi-dimensional transform based on multiple unit blocks |
-
1991
- 1991-12-30 KR KR1019910025313A patent/KR950008914B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014490A (en) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347310A (en) | Apparatus for compression encoding video signals | |
| US5070402A (en) | Encoding image information transmission apparatus | |
| US5216712A (en) | Recording apparatus | |
| US5748244A (en) | Adaptive runlength coding based on zero and non-zero subblocks | |
| JPS61147689A (en) | Highly efficient tv signal encoding device | |
| JPH0583696A (en) | Picture encoding device | |
| US6055272A (en) | Run length encoder | |
| US5847840A (en) | Image transmitting apparatus | |
| CA1219338A (en) | Signal processing circuit | |
| US4941042A (en) | Television transmission system including a hybrid encoding circuit | |
| US5043809A (en) | Encoding apparatus | |
| JPH0522715A (en) | Picture encoder | |
| US5668547A (en) | Runlength coding method and apparatus for use in a video signal encoding system | |
| KR950008914B1 (en) | Transformation method by section of ac coefficient | |
| US4684984A (en) | Motion compensated interframe decoding apparatus | |
| JP2890740B2 (en) | Digital video signal playback device | |
| JPH02243080A (en) | Television signal coding circuit | |
| JP3227931B2 (en) | Encoding device and decoding device | |
| JP3132168B2 (en) | Video signal processing device | |
| JPH0271690A (en) | Picture transmission system | |
| JP2894122B2 (en) | Recording / reproducing apparatus and recording / reproducing method | |
| JPH05227547A (en) | Method and system for coding and compressing video signal | |
| JP2668900B2 (en) | High efficiency coding device | |
| JPH04239272A (en) | Compressing and extending device | |
| JP2707733B2 (en) | Image decoding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030730 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |