KR950008853B1 - Method of fabricating a capacitor for semiconductor device - Google Patents

Method of fabricating a capacitor for semiconductor device Download PDF

Info

Publication number
KR950008853B1
KR950008853B1 KR1019910021079A KR910021079A KR950008853B1 KR 950008853 B1 KR950008853 B1 KR 950008853B1 KR 1019910021079 A KR1019910021079 A KR 1019910021079A KR 910021079 A KR910021079 A KR 910021079A KR 950008853 B1 KR950008853 B1 KR 950008853B1
Authority
KR
South Korea
Prior art keywords
film
sic
capacitor
polycrystalline silicon
heat treatment
Prior art date
Application number
KR1019910021079A
Other languages
Korean (ko)
Other versions
KR930011219A (en
Inventor
권광호
박형호
김보우
Original Assignee
재단법인한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 경상현 filed Critical 재단법인한국전자통신연구소
Priority to KR1019910021079A priority Critical patent/KR950008853B1/en
Publication of KR930011219A publication Critical patent/KR930011219A/en
Application granted granted Critical
Publication of KR950008853B1 publication Critical patent/KR950008853B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

depositing a first polysilicon(9) , in which the impurity ions are implanted, on a silicon substrate(8); forming a residual film(10) by reactive ion etching of the first polysilicon(9); inserting a halide in a reactive chamber and applying RF power to the chamber to form a gas plasma; converting the residual film to a SiCxHyFz film by exposing it to the gas plasma; rapidly heat treating a SiCxHyFz film to form a SiC film(11) on the polysilicon(9); removing a carbon layer(12) remained on the SiC film(11) in the rapid heat treatment process; depositing an insulation film(13) on the SiC film(11); depositing a second polysilicon(14) on the insulation film(13) to form an upper electrode; defining a capacitor region using a photosensitive film(15); and removing the photosensitive film after etching the portion except capacitor region. Formation of the SiC film having a high dielectric efficiency provides a higher capacitance.

Description

반도체 장치의 캐패시터 제조방법Capacitor Manufacturing Method of Semiconductor Device

제1도의 (a) 내지 (j)는 종래의 방법에 의한 캐패시터의 제조공정을 나타낸 단면도이다.(A)-(j) is sectional drawing which shows the manufacturing process of a capacitor by a conventional method.

제2도의 (a) 내지 (j)는 본 발명의 방법에 의한 캐패시터의 제조공정을 나타낸 단면도이다.(A)-(j) of FIG. 2 is sectional drawing which shows the manufacturing process of the capacitor by the method of this invention.

제3도는 반응성 이온건식 식각에 의해 형성된 잔류막의 표면에 형성되는 SiC막을 X선 광전자 분광기로 검출한 도면으로서, (a)는 급속 열처리 전의 상태, (b)는 급속 열처리 후의 상태를 각각 나타낸 도면이다.3 is an X-ray photoelectron spectrometer for detecting a SiC film formed on the surface of a residual film formed by reactive ion dry etching, wherein (a) shows a state before rapid heat treatment and (b) shows a state after rapid heat treatment. .

제4도는 급속 열처리의 온소 및 시간에 따른 SiC 조성의 상대적 변화를 나타낸 도면이다.4 is a view showing the relative change of the SiC composition with the temperature and time of rapid heat treatment.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 8 : 기판 2, 6, 9, 14 : 다결정 실리콘1, 8: substrate 2, 6, 9, 14: polycrystalline silicon

3 : 저온 산화막 4 : 저온 질화막3: low temperature oxide film 4: low temperature nitride film

5 : 열 산화막 7, 15 : 감광막5: thermal oxide film 7, 15: photosensitive film

10 : 잔류막 11 : SiC막10 remaining film 11: SiC film

12 : 흑연(graphite) 탄소 13 : 절연막12: graphite carbon 13: insulating film

본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 특히 반응성 이온 건식식각에 의해 형성된 잔류막을 급속 열처리하여 형성되는 SiC막을 이용하여 캐패시터(capacitor)를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit, and more particularly, to a method of manufacturing a capacitor using a SiC film formed by rapid heat treatment of a residual film formed by reactive ion dry etching.

일반적으로, 반도체 집적회로에 있어 기억용량의 대형화에 따라 셀(cell)면적의 축소가 요구되고 있다.In general, in semiconductor integrated circuits, as the storage capacity is increased, the cell area is required to be reduced.

셀면적은 트랜지스터(transistor)와 캐패시터의 크기에 의해 크게 영향을 받는다. 따라서, 셀면적을 줄이기 위해서는 캐패시터가 차지하는 면적을 줄여야 하는데, 캐패시터 면적의 감소는 캐패시터의 용량을 감소시킨다.The cell area is greatly influenced by the size of the transistors and capacitors. Therefore, in order to reduce the cell area, the area occupied by the capacitor must be reduced, and the reduction of the capacitor area reduces the capacity of the capacitor.

캐패시터의 용량은 면적과 두께 및 구성물질의 유전율(dielectric constant)에 의해 결정된다.The capacity of the capacitor is determined by the area and thickness and the dielectric constant of the material.

일정한 용량을 갖는 캐패시터를 제작하는데 있어, 캐패시터의 면적을 줄이기 위해서는 두께가 얇고 유전율이 큰 물질이 요구된다.In manufacturing a capacitor having a constant capacity, a material having a thin thickness and a high dielectric constant is required to reduce the area of the capacitor.

현재 반도체 장치의 제조공정에 있어서 유전물질의 두께를 감소시키기 위해서는 여러가지 곤란한 문제들이 발생하므로, 큰 유전율을 갖는 새로운 물질의 개발에 연구를 집중하고 있는 실정이다.In order to reduce the thickness of the dielectric material in the manufacturing process of the semiconductor device, a variety of difficult problems occur. Therefore, the situation is focused on the development of a new material having a large dielectric constant.

상기와 같은 연구방향에 맞추어 제안되어진 종래의 기술을 첨부한 제1도를 참조하여 살펴보면 다음과 같다.With reference to FIG. 1 attached to the prior art proposed according to the research direction as described above are as follows.

제1도의 (a) 내지 (j)는 종래의 산화막-질화막-산화막 구조를 갖는 캐패시터의 제조방법을 나타낸 것이다.(A) to (j) of FIG. 1 show a method of manufacturing a capacitor having a conventional oxide film-nitride film-oxide film structure.

도면을 참조하여 종래의 방법을 설명하면 다음과 같다.Referring to the drawings, a conventional method is as follows.

먼저, 기판(1) 상에 저압화학증착(LPCVD) 방법으로 불순물이 주입된 다결정 실리콘막(2)을 증착한다(제1도의 (b)).First, a polycrystalline silicon film 2 into which impurities are implanted is deposited on the substrate 1 by low pressure chemical vapor deposition (LPCVD) (FIG. 1B).

이어서 다결정 실리콘(2)상에 저온 산화막(3)을 5nm 정도의 두께로 증착한다(제1도의 (c)).Subsequently, a low temperature oxide film 3 is deposited on the polycrystalline silicon 2 to a thickness of about 5 nm (Fig. 1 (c)).

이때 상기 저온 산화막(3)의 두께는 가능한 얇고 균일하게 증착하는 것이 필수적이다.At this time, it is essential that the low temperature oxide film 3 be deposited as thin and uniform as possible.

얇은 저온 산화막(3) 상에 저온 질화막(4)을 약 50nm 정도로 얇게 증착(제1도의 (d)) 시킨 후, 산소 열산화방법으로 열산화(제1도의 (e) 참조)시켜 산화막(3)-질화막(4)-산화막(5)의 구조를 형성한다(제1도의 (f)).The low temperature nitride film 4 is deposited on the thin low temperature oxide film 3 by about 50 nm thinly ((d) in FIG. 1), and then thermally oxidized (see (e) in FIG. 1) by an oxygen thermal oxidation method. ) -Nitride film 4 and oxide film 5 are formed (FIG. 1F).

열산화막(5) 상에 다시 불순물이 주입된 다결정 실리콘(6)을 증착시켜 캐패시터의 상부 전극을 형성한다(제1도의 (g)).Polycrystalline silicon 6 in which impurities are injected again is deposited on the thermal oxide film 5 to form an upper electrode of the capacitor ((g) of FIG. 1).

캐패시터를 형성시키고자 하는 영역에 감광막(7)을 이용하여 캐패시터 영역을 정의한다(제1도의 (h)).The capacitor region is defined using the photosensitive film 7 in the region where the capacitor is to be formed ((h) of FIG. 1).

이어서, 반응성 이온 건식식각 방법을 이용하여 유전물질(2)까지 제거한 후(제1도의 (i)), 감광막(7)을 제거하여 캐패시터를 제조한다(제1도의 (j)).Subsequently, the dielectric material 2 is removed using a reactive ion dry etching method ((i) in FIG. 1), and then the photosensitive film 7 is removed to prepare a capacitor ((j) in FIG. 1).

그러나, 상기와 같은 종래의 기술로서는 제1도의 (c)에 도시되어 있는 제조공정인 다결정 실리콘막(2) 상에 증착되는 저온 산화막(3)을 5nm 두께로 가능한 얇고 균일하게 증착하는 것이 극히 어려운 실정이다.However, in the conventional technique as described above, it is extremely difficult to deposit the low temperature oxide film 3 deposited on the polycrystalline silicon film 2, which is the manufacturing process shown in FIG. It is true.

그러므로, 실제로 제조된 캐패시터는 저온 산화막의 유전율이 3.8~3.9 정도로 낮고 다결정 실리콘과의 계면특성이 나빠, 이를 보완하기 위하여 별도의 산소 열산화 방법에 의한 열처리 공정이 요구된다.Therefore, the capacitor actually manufactured has a low dielectric constant of about 3.8 to 3.9 and a poor interfacial property with polycrystalline silicon, so that a heat treatment process by an additional oxygen thermal oxidation method is required.

또한, 저온 산화막의 유전율이 낮으므로, 용량이 큰 캐패시터를 적은 면적으로 제조하는 것은 상당한 어려움이 따른다.In addition, since the dielectric constant of the low-temperature oxide film is low, it is difficult to manufacture a capacitor having a large capacity with a small area.

따라서, 종래의 기술은 대용량의 반도체 장치를 제조함에 있어서 요구되는 셀면적의 축소를 위하여 필연적으로 수반되는 캐패시터의 면적축소 요구를 충족시킬 수가 없다는 문제점이 발생되었다.Therefore, the conventional technology has a problem that it is not possible to meet the area reduction requirements of the capacitors inevitably for the reduction of the cell area required in manufacturing a large-capacity semiconductor device.

상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 유전율이 큰 물질을 생성하기 위해 복잡한 공정과 고난위의 기술을 사용하지 않더라도 손쉽게 큰 유전율을 얻을 수 있도록 반도체 제조공정상 실리콘 기판위에 필수적으로 형성되는 다결정 실리콘막을 이온 건식식각 방법에 따라 상기 다결정 실리콘을 소정 두께로 식각하는 경우 자연적으로 균일한 두께로 잔존하게 되는 잔류막을 급속 열처리하여 이를 유전물로 이용하여 캐패시터를 제조함으로써 캐패시터가 차지하는 면적을 감소시켜 반도체 장치의 집적도를 향상시킬 수 있는 반도체 장치의 캐패시터 제조방법을 제공하는데 있다.An object of the present invention for solving the above problems is that the polycrystalline is essentially formed on the silicon substrate in the semiconductor manufacturing process so that a large dielectric constant can be easily obtained without using a complex process and a high level of technology to produce a material having a high dielectric constant When the silicon film is etched by the ion dry etching method to a predetermined thickness, the semiconductor film is reduced by rapidly heat-treating the residual film remaining naturally at a uniform thickness and using the same as a dielectric material to reduce the area occupied by the capacitor. The present invention provides a method of manufacturing a capacitor of a semiconductor device capable of improving the degree of integration.

상기한 목적을 달성하기 위한 본 발명의 특징은, 실리콘 기판(8)상에 불순물이 주입된 제1다결정 실리콘(9)을 증착하는 단계와 상기 제1다결정 실리콘(9)을 반응성 이온식각방법을 이용하여 소정의 두께로 식각하여 잔류막(10)을 형성하는 단계가 포함되는 반도체 장치의 제조방법에 있어서, 이온 건식식각 방법에 따라 소정두께로 상기 제1다결정 실리콘(9)의 상부에 상기 잔존막(10)이 형성되면 반응 챔버내로 할로겐 화합물(CHF3, C2F6, CF4등)을 주입하는 제1과정과, 상기 제1과정에 rf power (13.56MHz)를 제공하여 상기 반응 챔버내로 주입되는 할로겐 화합물을 가스 플라즈마로 형성하는 제2과정과, 상기 제2과정으로 형성된 가스 플라즈마에 상기 잔존막(10)을 노출시켜 상기 잔존막(10)을 SiCXHYFZ로 이루어진 막으로 변성시키는 제3과정과, 상기 제3과정에서 변성되어진 SiCXHYFZ막에서 HY와 FZ를 분해하여 공기중으로 이탈시켜 상기 다결정 실리콘위에 SiC박막(11)만이 잔존할 수 있도록 급속 열처리 하는 제4과정과, 상기 제4과정의 급속 열처리에 의해 생성된 상기 SiC박막(11)위에 잔존하는 흑연 탄소층(12)을 제거하는 제5과정과, 상기 SiC박막(11) 상에 절연막(13)을 증착하는 제6과정과, 상부 전극을 형성하기 위하여 상기 절연막(13) 상에 제2다결정 실리콘(14)을 증착하는 제7과정과, 감광막(15)을 사용하여 캐패시터 영역을 정의하는 제8과정 및 반응성 이온 건식식각 방법으로 유전물까지 상기 캐패시터 영역 이외의 부분을 식각한 후 상기 감광막(15)을 제거하는 제9과정을 포함하는데 있다.A feature of the present invention for achieving the above object is the step of depositing a first polycrystalline silicon (9) implanted with impurities on a silicon substrate (8) and the method of reactive ion etching the first polycrystalline silicon (9) A method of manufacturing a semiconductor device, comprising: forming a residual film 10 by etching to a predetermined thickness by using the method, wherein the remaining portion is formed on the first polycrystalline silicon 9 at a predetermined thickness according to an ion dry etching method. When the film 10 is formed, a first process of injecting a halogen compound (CHF3, C2F6, CF4, etc.) into the reaction chamber, and a halogen compound injected into the reaction chamber by providing rf power (13.56 MHz) to the first process A second process of forming a gas plasma and a third process of modifying the remaining film 10 to a film made of SiC X H Y F Z by exposing the remaining film 10 to the gas plasma formed by the second process. Process, and in the third process Rapid the fourth step and the fourth step of decomposing the H Y and F Z in SiC X H Y F Z membrane to heat treatment rapidly to release the air to remain only the SiC thin film 11 on the polycrystalline silicon thermal treatment been A fifth process of removing the graphite carbon layer 12 remaining on the SiC thin film 11 formed by the above step; a sixth process of depositing the insulating film 13 on the SiC thin film 11; The seventh process of depositing the second polycrystalline silicon 14 on the insulating film 13 to form, the eighth process of defining the capacitor region using the photosensitive film 15 and the dielectric material by the reactive ion dry etching method And a ninth process of removing the photoresist film 15 after etching portions other than the capacitor region.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

제2도의 (a) 내지 (j)는 본 발명에 의한 캐패시터의 제조방법을 나타낸 공정 단면도이다.(A)-(j) of FIG. 2 is process sectional drawing which showed the manufacturing method of the capacitor by this invention.

먼저, 실리콘 기판(8) 상에 불순물이 주입된 다결정 실리콘(9)을 증착한다(제2도의 (b)).First, polycrystalline silicon 9 in which impurities are implanted is deposited on the silicon substrate 8 ((b) of FIG. 2).

이어서, 반응성 이온 건식식각 방법을 이용하여 불순물이 주입된 다결정 실리콘(9)을 수입 nm 정도 식각하면 제2도의 (c)에 나타낸 바와같이 다결정 실리콘(9)의 상부에 수 내지 수십 nm 정도의 두께를 갖는 잔류막(10)이 형성된다.Subsequently, when the polycrystalline silicon (9) impurity implanted is etched by using a reactive ion dry etching method, as shown in (c) of FIG. 2, a thickness of several to tens of nm is placed on top of the polycrystalline silicon (9). A residual film 10 having a film is formed.

이후, 상기 잔존막(10)이 형성되어 있는 실리콘 기판을 할로겐 화합물(CHF3, C2F6, CF4등)로 구성된 가스 플라즈마에 노출시켜 상기 잔존막(10)을 SiCXHYFZ막으로 형성시키고, 형성된 SiCXHYFZ막에서 HY와 FZ를 분해하여 SiC막을 형성하기 위하여 90℃ 내지 1100℃에서 1분 내지 10분 동안 급속 열처리 하면 제2도의 (d)에 나타낸 바와같이 SiC박막(11)이 1nm 내지 2nm의 두께로 형성되고 SiC박막(11)의 표면에 흑연(graphite) 탄소층(12)이 생성된다.Thereafter, the silicon substrate on which the residual film 10 is formed is exposed to a gas plasma composed of halogen compounds (CHF 3, C 2 F 6, CF 4, etc.) to form the residual film 10 as a SiC X H Y F Z film, In order to decompose H Y and F Z in the formed SiC X H Y F Z film to form a SiC film, rapid heat treatment at 90 ° C. to 1100 ° C. for 1 minute to 10 minutes is performed, as shown in (d) of FIG. 2. 11) is formed to a thickness of 1nm to 2nm and a graphite carbon layer 12 is formed on the surface of the SiC thin film 11.

이때, 상기 할로겐 화합물(CHF3, C2F6, CF4등)을 가스 플라즈마로 형성시키기 위하여 상기 할로겐 화합물(CHF3, C2F6, CF4등) 주입시 rf power(13.56MHz)를 제공한다.In this case, in order to form the halogen compound (CHF3, C2F6, CF4, etc.) into a gas plasma, rf power (13.56 MHz) is provided when the halogen compound (CHF3, C2F6, CF4, etc.) is injected.

이어서, 오존(O3) 분위기에서 자외선(ultraviolet)을 조사하면 상기 흑연탄소층(12)이 제거되고 SiC층(11)만 남는다(제2도의 (e)).Subsequently, when ultraviolet rays are irradiated in an ozone (O 3 ) atmosphere, the graphite carbon layer 12 is removed and only the SiC layer 11 remains (FIG. 2E).

제3도의 (a)와(b)는 각각 급속 열처리 전 및 급속 열처리 후의 SiC막 형성상태를 X-선 광전자 분광기로 검출한 것을 나타낸 도면이다.(A) and (b) of FIG. 3 show the detection of the SiC film formation state before the rapid heat treatment and after the rapid heat treatment, respectively, by X-ray photoelectron spectroscopy.

제3도의 (a)와 (b)를 비교해 보면 급속 열처리에 의해 SiC막의 형성이 뚜렷해짐을 잘 알 수 있다.Comparing (a) and (b) of FIG. 3, it can be seen that the formation of the SiC film becomes apparent by rapid heat treatment.

급속 열처리 후에 형성된 SiC층은 그 두께가 1nm 내지 2nm 정도로 극히 얇고, 유전율이 10정도이다. 따라서 SiC막은 종래의 산화막에 비해 유전율이 2.5배 내지 3배에 달한다.The SiC layer formed after the rapid heat treatment has an extremely thin thickness of about 1 nm to 2 nm and a dielectric constant of about 10. Therefore, the SiC film has a dielectric constant of 2.5 to 3 times that of the conventional oxide film.

이와같은 사실은 집적회로의 경우 캐패시터의 면적을 줄임으로써 집적도를 향상시키는데 크게 기여할 수 있다는 것을 의미한다.This means that in the case of integrated circuits, the area of the capacitor can be greatly contributed to improving the degree of integration.

SiC막은 급속 열처리의 온도가 증가함에 비례하여 두께가 증가되며, 또한 급속 열처리 시간이 증가하여도 마찬가지로 SiC막의 두께가 증가하게 된다.The thickness of the SiC film is increased in proportion to the increase in the temperature of the rapid heat treatment, and the thickness of the SiC film is similarly increased even if the rapid heat treatment time is increased.

제4도는 급속 열처리의 온도가 각각 1000℃ 및 1100℃인 경우 열처리 시간에 따른 SiC막의 두께 변화를 나타낸 도면이다.4 is a view showing the change in thickness of the SiC film according to the heat treatment time when the temperature of the rapid heat treatment is 1000 ℃ and 1100 ℃, respectively.

도면을 참조할때 급속 열처리의 온도 및 시간을 조절함으로써 SiC박막의 두께 조절이 가능하다는 것을 이해할 수 있다.It can be understood that the thickness of the SiC thin film can be adjusted by adjusting the temperature and time of the rapid heat treatment when referring to the drawings.

흑연탄소층(12)을 제거하는 공정(제2도의 (e) 참조)이 완료되면 SiC막(11) 상에 절연막(13)을 수 nm 정도 증착하여 캐패시터의 구성물질을 형성한다(제2도의 (f)).When the process of removing the graphite carbon layer 12 (see (e) of FIG. 2) is completed, the insulating film 13 is deposited on the SiC film 11 by several nm to form a constituent material of the capacitor (see FIG. (f)).

이어서, 상부전극을 형성하기 위하여 불순물이 주입된 다결정 실리콘(14)을 절연막(13) 상에 증착한다(제2도의 (g)).Subsequently, polycrystalline silicon 14 implanted with impurities to form the upper electrode is deposited on the insulating film 13 ((g) in FIG. 2).

캐패시터를 형성하고자 하는 부분에 감광막(15)을 이용하여 캐패시터 영역을 정의(제2도의 (H))한 후, 반응성 이온 건식식각 방법을 이용하여 유전물까지 식각한다(제2도의 (i)).After the capacitor region is defined (H) in FIG. 2 using the photosensitive film 15 on the portion where the capacitor is to be formed, the dielectric material is etched using the reactive ion dry etching method (FIG. 2 (i)).

마지막으로 감광막(15)을 제거함으로써 제2도의 (j)에 나타낸 바와 같이 캐패시터를 제조하게 된다.Finally, the photosensitive film 15 is removed to produce a capacitor as shown in FIG. 2 (j).

이상에서 설명한 바와 같이 본 발명의 방법은 유전율이 큰 물질(SiC박막)을 이용하여 캐패시터를 제조함으로써 캐패시터가 차지하는 면적을 감소시킬 수 있기 때문에 집적회로의 집적도 향상에 크게 기여할 수 있다.As described above, the method of the present invention can contribute greatly to the integration density of an integrated circuit because the area occupied by the capacitor can be reduced by manufacturing the capacitor using a material having a high dielectric constant (SiC thin film).

또한, 본 발명은 캐패시터 제조시에 주로 사용되는 산화막 대신 반응성 이온 건식식각 방법과 급속 열처리 방법에 의해 생성되고 산화막에 비해 2.5배 내지 3배 정도의 유전율을 갖는 SiC막을 사용함으로써 용량이 큰 캐패시터를 제조할 수 있다.In addition, the present invention manufactures a capacitor having a large capacity by using a SiC film produced by the reactive ion dry etching method and a rapid heat treatment method instead of the oxide film mainly used in capacitor manufacturing and having a dielectric constant of about 2.5 to 3 times that of the oxide film. can do.

Claims (3)

실리콘 기판(8)상에 불순물이 주입된 제1다결정 실리콘(9)을 증착하는 단계와 상기 제1다결정 실리콘(9)을 반응성 이온식각방법을 이용하여 소정의 두께로 식각하여 잔류막(10)을 형성하는 단계가 포함되는 반도체 장치의 제조방법에 있어서, 이온 건식식각 방법에 따라 소정두께로 상기 제1다결정 실리콘(9)의 상부에 상기 잔존막(10)이 형성되면 반응 챔버내로 할로겐 화합물(CHF3, C2F6, CF4등)을 주입하는 제1과정과; 상기 제1과정과 동시에 rf power(13.56MHz)를 제공하여 상기 반응 챔버내로 주입되는 할로겐 화합물을 가스 플라즈마로 형성하는 제2과정과; 상기 제2과정으로 형성된 가스 플라즈마에 상기 잔존막(10)을 노출시켜 상기 잔존막(10)을 SiCXHYFZ로 이루어진 막으로 변성시키는 제3과정과; 상기 제3과정에서 변성되어진 SiCXHYFZ막에서 HY와 FZ를 분해하여 공기중으로 이탈시켜 상기 다결정 실리콘 위에 SiC박막(11)만이 잔존할 수 있도록 급속 열처리하는 제4과정과; 상기 제4과정의 급속 열처리에 의해 생성된 상기 SiC박막(11) 위에 잔존하는 흑연 탄소층(12)을 제거하는 제5과정과; 상기 SiC박막(11) 상에 절연막(13)을 증착하는 제6과정과; 상부 전극을 형성하기 위하여 상기 절연막(13) 상에 제2다결정 실리콘(14)을 증착하는 제7과정과; 감광막(15)을 사용하여 캐패시터 영역을 정의하는 제8과정; 및 반응성 이온 건식식각 방법으로 유전물까지 상기 캐패시터 영역 이외의 부분을 식각한 후 상기 감광막(15)을 제거하는 제9과정을 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.Depositing a first polycrystalline silicon (9) in which impurities are implanted on the silicon substrate (8) and etching the first polycrystalline silicon (9) to a predetermined thickness by using a reactive ion etching method. In the method of manufacturing a semiconductor device comprising the step of forming the residual film 10 on top of the first polycrystalline silicon 9 to a predetermined thickness according to the ion dry etching method, a halogen compound ( CHF 3, C 2 F 6, CF 4, etc.); Providing a rf power (13.56 MHz) simultaneously with the first process to form a halogen compound injected into the reaction chamber into a gas plasma; Exposing the residual film (10) to the gas plasma formed by the second process to denature the residual film (10) into a film made of SiC X H Y F Z ; A fourth step of rapidly heat-treating the SiC X H Y F Z film denatured in the third process to decompose H Y and F Z into the air and to leave only the SiC thin film 11 on the polycrystalline silicon; A fifth process of removing the graphite carbon layer 12 remaining on the SiC thin film 11 generated by the rapid heat treatment of the fourth process; A sixth step of depositing an insulating film (13) on the SiC thin film (11); Depositing second polycrystalline silicon (14) on the insulating film (13) to form an upper electrode; An eighth step of defining a capacitor region by using the photosensitive film 15; And a ninth process of removing portions of the photoresist layer after etching portions other than the capacitor region to a dielectric material by a reactive ion dry etching method. 제1항에 있어서, 상기 SiC박막(11) 형성을 위한 급속 열처리 온도는 900℃ 내지 1100℃이고, 급속 열처리 시간은 1분 내지 10분인 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of claim 1, wherein the rapid heat treatment temperature for forming the SiC thin film (11) is 900 ° C to 1100 ° C, the rapid heat treatment time is 1 minute to 10 minutes. 제1항에 있어서, 상기 SiC박막(11)의 두께는 1nm 내지 2nm인 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein the SiC thin film (11) has a thickness of 1 nm to 2 nm.
KR1019910021079A 1991-11-25 1991-11-25 Method of fabricating a capacitor for semiconductor device KR950008853B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910021079A KR950008853B1 (en) 1991-11-25 1991-11-25 Method of fabricating a capacitor for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021079A KR950008853B1 (en) 1991-11-25 1991-11-25 Method of fabricating a capacitor for semiconductor device

Publications (2)

Publication Number Publication Date
KR930011219A KR930011219A (en) 1993-06-24
KR950008853B1 true KR950008853B1 (en) 1995-08-08

Family

ID=19323388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021079A KR950008853B1 (en) 1991-11-25 1991-11-25 Method of fabricating a capacitor for semiconductor device

Country Status (1)

Country Link
KR (1) KR950008853B1 (en)

Also Published As

Publication number Publication date
KR930011219A (en) 1993-06-24

Similar Documents

Publication Publication Date Title
JP3451943B2 (en) Method for forming capacitor of semiconductor device
US6121098A (en) Semiconductor manufacturing method
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
JPH0969562A (en) Semiconductor device and fabrication thereof
US7402524B2 (en) Post high voltage gate oxide pattern high-vacuum outgas surface treatment
US5762813A (en) Method for fabricating semiconductor device
US20040029343A1 (en) Method for patterning ceramic layers
US5492854A (en) Method of manufacturing semiconductor device
US5858847A (en) Method for a lightly doped drain structure
US7326988B2 (en) Semiconductor device and method for fabricating the same
US4855015A (en) Dry etch process for selectively etching non-homogeneous material bilayers
JP2004079931A (en) Manufacturing method for semiconductor device
US5899716A (en) Oxygen ion implantation procedure to increase the surface area of an STC structure
KR900000819B1 (en) Semiconductor device manufacturing method
KR950008853B1 (en) Method of fabricating a capacitor for semiconductor device
KR100361195B1 (en) A method of manufacturing a semiconductor device
KR100326269B1 (en) A method for fabricating high dielectric capacitor in semiconductor device
KR100393648B1 (en) Method of manufacturing a tantalum oxide film
JP3647850B2 (en) Semiconductor device and manufacturing method thereof
JP3533377B2 (en) Method of forming oxide film on semiconductor substrate surface and method of manufacturing semiconductor device
JP2950408B2 (en) Semiconductor device and manufacturing method thereof
JPH08264648A (en) Semiconductor device
KR100280551B1 (en) Fabrication method of capacitor having high capacitance
US7049242B2 (en) Post high voltage gate dielectric pattern plasma surface treatment
KR0151619B1 (en) Forming method of dielectric film in the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: TRIAL NUMBER: 1995201000455; APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee