KR950008490B1 - 8/11 decoder - Google Patents

8/11 decoder Download PDF

Info

Publication number
KR950008490B1
KR950008490B1 KR1019930004523A KR930004523A KR950008490B1 KR 950008490 B1 KR950008490 B1 KR 950008490B1 KR 1019930004523 A KR1019930004523 A KR 1019930004523A KR 930004523 A KR930004523 A KR 930004523A KR 950008490 B1 KR950008490 B1 KR 950008490B1
Authority
KR
South Korea
Prior art keywords
bit
data
serial
parallel
shift register
Prior art date
Application number
KR1019930004523A
Other languages
Korean (ko)
Other versions
KR940023049A (en
Inventor
이창의
Original Assignee
대우전자주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자주식회사, 배순훈 filed Critical 대우전자주식회사
Priority to KR1019930004523A priority Critical patent/KR950008490B1/en
Publication of KR940023049A publication Critical patent/KR940023049A/en
Application granted granted Critical
Publication of KR950008490B1 publication Critical patent/KR950008490B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Abstract

The device comprises a serial to parallel shift register (200) for converting a serial coded block of 11 bit into a block of 10 bit, excluding the top bit, to output, a lookup table (220) for outputting parallel data block of 8 bit corresponding to the 10 bit block, a parrel to serial shift register (240), a "0" discriminator (202) for detecting 0 (ooH) of the 8 bit data to generate a control signal of switching-on, a switch (204) for passing output signal of a lookup table (220), a delay (206) for delaying 10bit output data of the serial to parallel shift register (200), and an error flag generator (208) for comparing data corresponding to the 0 (00H) with the delayed data to generate an error flag in case of the discord.

Description

8/11 복호기의 오류플래그 발생장치Error flag generator of 8/11 decoder

제1도는 종래의 8/11 복호기의 블럭도.1 is a block diagram of a conventional 8/11 decoder.

제2도는 본 발명에 따른 8/11 복호기의 오류플래그 발생장치도.2 is an error flag generator of the 8/11 decoder according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100,200 : 직렬/병렬 시프트레지스터(SIPO S/R) 120,220 : 룩업 테이블100,200: Serial / Parallel Shift Register (SIPO S / R) 120,220: Lookup Table

140,240 : 병렬/직렬 시프트레지스터(PISO S/R) 202 : 영 판단부140,240: parallel / serial shift register (PISO S / R) 202: zero determination unit

204 : 스위치 206 : 지연부204: switch 206: delay unit

208 : 오류플래그 발생부208: error flag generator

본 발명은 디지탈 방식의 변조 부호(modulation code)에 관한 것으로서, 특히 변조 부호의 한 방식인 8/11 변조 부호에서 오류플래그를 발생시키는 8/11 복호기의 오류플래그 발생장치에 관한 것이다.The present invention relates to a digital modulation code, and more particularly, to an error flag generator of an 8/11 decoder that generates an error flag in an 8/11 modulation code, which is a type of modulation code.

일반적으로, 디지탈 신호의 부호화는 산호원 부호화, 오류 정정 부호화 및 변조 부호화를 통해 이루어진다.In general, coding of digital signals is performed through coral source coding, error correction coding, and modulation coding.

신호원 부호화는 신호원에 존재하는 중복성을 제거하여 전송 또는 저장하는 데이타 양을 줄이는 것을 목적으로 하는 부호화이다.Signal source encoding is encoding for the purpose of reducing the amount of data to be transmitted or stored by removing redundancy present in the signal source.

현재 사용되는 신호원 부호화 방법으로는 예측 부호화, 변환 부호화, 대역 분할 부호화등이 있다.Signal source encoding methods currently used include predictive encoding, transform encoding, and band division encoding.

오류정정 부호화는 신호원 부호화가 이루어진 디지탈 신호를 전송 또는 기록할 때, 발생되는 비트오류를 수신 또는 판독할 때 정정할 수 있도록 하기 위해서 수행되는 부호화이다. 일반적으로, 이것은 원래의 정보를 나타내는 비트 열에 오류 정정을 위한 특별한 비트들을 덧붙여서 만든다.Error correction encoding is encoding performed to be able to correct when receiving or reading a bit error generated when transmitting or recording a digital signal on which signal source encoding has been performed. In general, this is made by appending special bits for error correction to a bit string representing the original information.

블록 부호에서 한 블록내에서 정정이 가능한 오류의 갯수, 즉 오류 정정 능력은 부호 종류, 부호길이, 오류 정정을 위해 부가되는 기호의 수, 및 오류 위치를 나타내는 오류 플래그에 따라 달라진다.The number of errors that can be corrected in one block in the block code, that is, the error correction capability, depends on the error flag indicating the code type, the code length, the number of symbols added for error correction, and the error position.

변조 부호화는 오류 정정 부호화가 이루어진 디지탈 신호를 전송 채널의 특성에 적합하도록 하기 위해서, 그리고 클록 추출을 용이하도록 신호의 최대 트랜지션 간격을 제한하기 위하여 디지탈 신호의 자기 기록 직전이나 전송채널로 전송하기 직전에 이를 변환하는 것을 말한다.Modulation coding is performed immediately before the magnetic recording of the digital signal or immediately before transmission to the transmission channel in order to make the digital signal subjected to error correction coding suitable for the characteristics of the transmission channel and to limit the maximum transition interval of the signal to facilitate clock extraction. To convert it.

현재 사용되고 있는 변호 부호 방식으로는 M2변조 부호 방식, 8/10 변조부호방식등이 있다.Currently used coding codes include M 2 modulation code system and 8/10 modulation code system.

본 발명에 관련된 8/11 변조 부호 및 복호는 동 출원인에 의해 1992년 11월5일자로 출원된 특허 제92-20735호 및 특허 제92-20736호에 상술되어 있다.The 8/11 modulated code and the decoding relating to the present invention are detailed in patents 92-20735 and 92-20736, filed November 5, 1992 by the applicant.

전술한 디지탈 신호의 부호화 과정은 전송 채널을 통한 디지탈 신호의 수신이나 또는 기록 매체로부터의 판독시 역으로, 즉 변조 부호화, 오류 정정 복호화 및 신호원 복호화가 순서대로 이루어진다.The encoding process of the above-described digital signal is performed in reverse upon reception of a digital signal through a transmission channel or reading from a recording medium, that is, modulation encoding, error correction decoding, and signal source decoding in order.

제1도는 종래의 8/11 복호화를 위한 복호기를 도시한다.1 shows a decoder for conventional 8/11 decoding.

도시된 바와 같이, 8,11 복호기는 11비트의 변조 부호화된 블록들을 8비트 데이타 블록으로 복호화하기 위하여, 11비트의 변조 부호화된 블록들을 직렬로 입력하여 최상위 비트를 제외한 10비트 부호블록을 병렬출력하는 직렬/병렬 시프트레지스터(SIPO S/R)(100)과, 10비트 부호 블록에 해당하는 8비트 데이타 블록을 구비하며 SIPO S/R(100)로부터 인가되는 10비트 부호블록에 해당하는 8비트의 데이타 블록을 출력하는 록업 테이블(120)과, 록업 테이블(120)의 8비트 데이타 블록을 병렬로 입력하여 직렬로 순차적으로 출력하는 병렬/직렬 시프트레지스터(PISO S/R)(140)로 구성된다.As shown, the 8,11 decoder outputs 10-bit code blocks except the most significant bit in parallel by inputting 11-bit modulated coded blocks in series to decode 11-bit modulated coded blocks into 8-bit data blocks. An 8-bit data block having a serial / parallel shift register (SIPO S / R) 100 and an 8-bit data block corresponding to a 10-bit code block and applied from the SIPO S / R 100. And a parallel / serial shift register (PISO S / R) 140 that sequentially inputs 8-bit data blocks of the lockup table 120 in parallel and sequentially outputs them in series. do.

변조 부호화된 11비트 데이타 블록은 SIPO S/R(100)을 통하여 10비트로 구성된 부호어 블럭으로 형성된다. 그리고 이것은 록업 테이블(120)의 어드레스로 사용되어 록업 테이를(120)에서 이 어드레스에 대응하는 8비트 데이타가 출력되도록 한다.The modulation-coded 11-bit data block is formed of a codeword block composed of 10 bits through the SIPO S / R 100. This is then used as an address of the lockup table 120 to cause the lockup table 120 to output 8-bit data corresponding to this address.

이 8비트 데이타는 PISO S/R(140)에 의해 직렬로 변환된 후 오류 정정 복호기(도시되지 않음)로 출력된다.This 8-bit data is serially converted by the PISO S / R 140 and then output to an error correction decoder (not shown).

전술된 바와 같이 종래의 8/11 복호기에서는 8/11 복호화시 데이타 블록의 오류 위치에 대한 정보인 오류플래그를 발생시키는 장치가 없었기 때문에 오류 정정 복호화시, 오류 플래그 신호에 의한 오류 정정 능력의 향상을 기대할 수 없었다.As described above, in the conventional 8/11 decoder, there is no device that generates an error flag, which is information about an error position of a data block, when 8/11 decoding. I couldn't expect it.

따라서, 본 발명의 목적은 오류 정정 복호화시, 오류 정정 능력을 향상시킬 수 있도록 하기 위하여 데이타 블록의 오류 위치 정보인 오류 플래그를 발생시키는 8/11 복호기의 오류 플래그 발생장치를 제공하는데있다.Accordingly, an object of the present invention is to provide an error flag generator of an 8/11 decoder which generates an error flag which is error position information of a data block in order to improve error correction capability in error correction decoding.

상기의 목적을 달성하기 위한 본 발명에 따르면 11비트의 변조 부호화된 블록들을 8비트 데이타 블록으로 복호화하기 위하여, 상기 11비트의 변조 부호화된 블록들을 직렬로 입력하여 최상위 비트를 제외한 10비트의 부호블록을 병렬 출력하는 직렬/병렬 시프트레지스터(200), 상기 10비트의 부호블록에 해당하는 8비트의 데이타 블록들을 구비하며, 상기 직렬/병렬 시프트레지스터(200)로부터 인가되는 10비트의 부호블록에 해당하는 8비트 데이타 블록을 출력하는 룩업 테이블(220), 상기 룩업 테이블(220)의 8비트 데이타 블록을 병렬로 입력하여 직렬로 출력하는 병렬/직렬 시프트레지스터(240)를 가진 8/11 복호기에 있어서 : 상기 룩업 테이블(220)로부터 출력되는 8비트 데이타가 영(00H)인 것을 검출하여, 스위칭-온 제어신호를 발생하는 영판단부(202)과 ; 상기 영 판단부(202)로부터 제공되는 스위칭-온 제어신호에 응답하여, 상기 룩업 테이블(220)로부터 출력되는 데이타를 통과시키는 스위치(204)와 ; 상기 직렬/병렬 시프트레지스터(200)로부터 출력되는 10비트 데이타를 소정시간 지연하는 지연부(206)와 : 상기 스위치(204)를 통해 상기 룩업 테이블(220)로부터 제공되는 영(00H)에 대응되는 데이타와 상기 지연부(206)로부터 지연된 데이타를 비교하여, 불일치의 경우에 오류 플래그를 발생하는 오류플래그 발생부(208)를 포함함을 특징으로 한다.According to the present invention for achieving the above object, in order to decode 11-bit modulated coded blocks into 8-bit data blocks, the 11-bit coded blocks except for the most significant bit by serially inputting the 11-bit modulated coded blocks A serial / parallel shift register 200 for parallel outputting the data block, and having 8-bit data blocks corresponding to the 10-bit code block, and corresponding to a 10-bit code block applied from the serial / parallel shift register 200. An 8/11 decoder having a lookup table 220 for outputting an 8-bit data block and a parallel / serial shift register 240 for serially inputting 8-bit data blocks of the lookup table 220 in parallel. : 8-bit data output from the look-up table 220 is zero (00 H) is detected, the switching-and youngpan end 202 for generating an on-control signal; A switch 204 for passing data output from the lookup table 220 in response to a switching-on control signal provided from the zero determination unit 202; A delay unit 206 for delaying the 10-bit data output from the serial / parallel shift register 200 by a predetermined time; corresponding to zero (00 H ) provided from the lookup table 220 through the switch 204. And an error flag generator 208 for generating an error flag in case of inconsistency by comparing the delayed data with the delayed data from the delay unit 206.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

제2도는 본 발명에 따른 8/11 복호기의 오류플래그 발생장치는 직렬/병렬 시프트레지스터(SIPO S/R, 200), 룩업 테이블(220), 병렬/직렬 시프트레지스터(PISO S/R, 240), 영 판단부(202), 스위치(204), 지연부(206) 및 오류플래그 발생부(208)로 구성된다.2 shows an error flag generator of an 8/11 decoder according to the present invention, a series / parallel shift register (SIPO S / R, 200), a lookup table 220, and a parallel / serial shift register (PISO S / R, 240). And a zero determination unit 202, a switch 204, a delay unit 206, and an error flag generator 208.

SIPO S/R(200)는 11비트의 변조 부호화된 블록들을 직렬로 입력하여 최상위 비트를 제외한 10비트 부호블록을 병렬로서 후술하는 룩업 테이블(220)과 지연부(206)로 제공되도록 구성된다.The SIPO S / R 200 is configured to input 11-bit modulated coded blocks in series and to provide a look-up table 220 and a delay unit 206 described below in parallel with 10-bit code blocks excluding the most significant bit.

룩업 테이블(220)은 10비트 부호블록에 해당하는 8비트의 데이타 블록을 구비하며, SIPO S/R(200)로부터 제공되는 10비트 부호블록(어드레스로 작용)에 해당되는 8비트 데이타 블록을 후술하는 PISO S/R(240)로 제공되도록 구성된다.The lookup table 220 includes an 8-bit data block corresponding to a 10-bit code block, and an 8-bit data block corresponding to a 10-bit code block (which acts as an address) provided from the SIPO S / R 200 will be described later. It is configured to be provided to the PISO S / R (240).

8/11 복호기의 룩업 테이블은 동일 출원인에 의해 1992년 11월 5일자로 출력된 제92-20736호에 기재되어있다.The look-up table of the 8/11 decoder is described in US Pat. No. 92-20736, issued November 5, 1992 by the same applicant.

여기서, 룩업 테이블의 어드레스로 작용하는 10비트의 데이타가 이진수 01001010012인 경우 8비트 데이타영(00H)가 출력되도록 대응되어 있다.Here, there is a 10-bit data serving as an address of a look-up table in correspondence to the 8-bit data zero (00 H) is output when the binary number 0100101001 2.

8비트 데이타 영(00H)가 출력될 수 있는 다른 경우는, 룩업 테이블에 있는 부호어가 아닌 10비트 데이타, 즉 데이타 오류가 발생되는 경우이다.Another case in which 8-bit data zero (00 H ) can be output is when 10-bit data, that is, a data error, other than the codeword in the lookup table occurs.

PISO S/R(240)는 룩업 테이블(220)의 8비트 데이타 블록을 병렬로 입력하여 직렬로서 복호화된 데이타를 순차적으로 출력되도록 구성된다.The PISO S / R 240 is configured to sequentially input 8-bit data blocks of the lookup table 220 in parallel and sequentially output decoded data as serial.

영 판단부(202)는 룩업 테이블(220)로부터 제공되는 8비트 데이타가 영(00H)인지를 검출함과 아울러 상기 영(00H)로 검출되면, 후술되는 스위치(204)를 온시키며, 상기 영(00H)이 아니 것으로 검출되면, 상기 스위치(202)가 오프시키도록 하는 스위칭 제어신호를 제공하도록 구성된다.The zero determination unit 202 detects whether 8-bit data provided from the lookup table 220 is zero (00 H ), and when it is detected as zero (00 H ), turns on the switch 204 which will be described later. When detected that not the null (00 H), is configured to provide a switching control signal to the switch 202 is turned off.

스위치(204)는 영 판단부(202)로부터 제공되는 스위칭-온 제어신호에 응답하여, 상기 룩업 테이블(220)로부터 출력되는 데이타를 통과시키도록 구성된다.The switch 204 is configured to pass data output from the lookup table 220 in response to the switching-on control signal provided from the zero determiner 202.

지연부(206)는 직렬/병렬 시프트레지스터(200)로부터 출력되는 10비트 데이타를 상기 룩업 테이블(220)로부터 제공되는 데이타와 비교하기 위하여 소정시간 지연 후 후술하는 오류플래그 발생부(208)로 제공되도록 구성된다.The delay unit 206 provides the error flag generator 208 to be described later after a predetermined time delay in order to compare 10-bit data output from the serial / parallel shift register 200 with data provided from the lookup table 220. It is configured to be.

오류플래그 발생부(208)는 스위치(204)를 통해 룩업 테이블(220)로부터 제공되는 영(00H)에 대응되는 데이타와 지연부(206)로부터 지연된 데이타를 비교하여, 불일치의 경우에 오류 플래그를 발생하도록 구성된다.Error flag generating unit 208 and delayed from the zero (00 H), the data and the delay unit 206 corresponding to the provided from the look-up table 220 through the switch 204 compares the data, errors in the event of inconsistency flag It is configured to generate.

제2도에 도시된 바와 같이, 변조 부호화된 11비트 데이타가 직렬/병렬 시프트레지스터(200)를 통하여 최상위 비트를 제외한 10비트 부호블록을 병렬로 변환한 다음 룩업 테이블(220)의 어드레스로 제공된다.As shown in FIG. 2, the modulated coded 11-bit data is converted in parallel through the serial / parallel shift register 200, except for the most significant bit, in parallel, and then provided to the address of the lookup table 220. .

룩업 테이블(220)에서는 직렬/병렬 시프트레지스터(200)로부터 제공된 10비트 부호블록의 해당 어드레스에 따라서 8비트 데이타를 병렬/직렬 시프트레지스터(240)와 영 판단부(206)로 제공된다.In the lookup table 220, 8-bit data is provided to the parallel / serial shift register 240 and the zero determination unit 206 according to the corresponding address of the 10-bit code block provided from the serial / parallel shift register 200.

병렬/직렬 시프트레지스터(240)에서는 룩업 테이블(220)로부터 제공되는 병렬 데이타를 직렬로 변환하여 출력한다.The parallel / serial shift register 240 converts the parallel data provided from the lookup table 220 into serial and outputs the serial data.

한편, 영 판단부(202)에서는 룩업 테이블(220)로부터 제공된 8비트 데이타가 영(00H)인 것을 검출하여 스위칭 제어신호를 출력하게 된다. 판단 결과, 8비트 출력 데이타가 영(00H)이면, 영 판단부(202)로부터 스위치(204)를 온시키는 스위치-온 제어신호를 제공한다.On the other hand, the zero determination unit 202 detects that the 8-bit data provided from the look-up table 220 is a zero (00 H), and outputs the switching control signal. It determined that, if the 8-bit output data is zero (00 H), the switch for turning on the switch 204, the zero determining unit (202) provides an on-control signal.

이때, 스위치(04)가 "온"됨과 동시에, 룩업 테이블(220)로부터 영(00H)에 대응되는 데이타 즉, 01001010012가 오류 플래그 발생부(208)로 제공된다.At this time, the switch (04) as soon the "on" at the same time, is provided to the look-up table 220 is zero (00 H) data that is, 0,100,101,001 second error flag generation unit 208 corresponding to from.

이와 동시에, 룩업 테이블(220)로 입력되었던 직렬/병렬 시프트레지스터(200)의 10비트 데이타가 지연부(206)에 의해 소정시간 지연 후, 룩업 테이블(220)의 영(00H)에 대응되는 데이타와 함께 오류 플래그 발생부(208)로 입력된다.At the same time, the look-up table corresponding to a zero (00 H) for a prescribed time after the delay, the look-up table 220 by the 10-bit data is the delay unit 206 of the serial / parallel shift register 200 which was input to the 220 The data is input to the error flag generator 208 together with the data.

오류 플래그 발생부(208)에서는 스위치(204)를 통해 룩업 테이블(220)로부터 제공되는 영(00H)에 대응되는 데이타와 지연부(206)로부터 제공되는 상기 10비트 데이타를 비고하게 된다.The error flag generator 208 remarks the data corresponding to zero (00 H ) provided from the lookup table 220 and the 10-bit data provided from the delay unit 206 through the switch 204.

상기 비교결과, 일치하면, 오류 플래그가 발생되지 않는다.As a result of the comparison, if they match, no error flag is generated.

이와 반대로, 룩업 테이블(220)로부터 제공되는 영(00H)에 대응되는 데이타와 지연부(206)로부터 제공되는 상기 10비트 데이타가 일치하지 않으면, 이는 변조 부호화된 데이타상에 오류가 발생되었음을 의미하는 것이다.On the contrary, if the data corresponding to zero (00 H ) provided from the lookup table 220 and the 10-bit data provided from the delay unit 206 do not match, this means that an error has occurred in the modulation-coded data. It is.

따라서, 오류 플래그 발생부(208)에서는 데이타 블록의 오류 위치 정보인 오류 플래그를 발생시켜 오류정정 복호기(미도시 됨)로 제공하게 된다.Accordingly, the error flag generator 208 generates an error flag, which is error position information of the data block, and provides the error flag to an error correction decoder (not shown).

전술한 바와 같이, 오류 정정 복호화시 변조복호화된 데이타와 함께 오류 플래그가 입력되면 오류 정정능력은 매우 개선된다.As described above, if an error flag is input together with the modulation-decoded data during error correction decoding, the error correction capability is greatly improved.

예를 들면, 오류 정정 부호로써 (n,k)리드-솔모몬 부호가 사용될 때(여기에서 n는 부호길이, k는 정보데이타 길이이며 n-k는 오류정정을 위해 부가되는 부호의 수가 된다), 리드-솔로몬 복호기는 t개의 오류 및 e개의 오류발생위치가 알려진 오류를 정정할 수 있다.For example, when the (n, k) lead-solmomon code is used as the error correction code (where n is the code length, k is the information data length and nk is the number of codes added for error correction). The Solomon decoder can correct errors where t errors and e error locations are known.

즉, 2t+e≤n-k로서 오류 플래그에 의해 오류 발생위치가 알려진 오류는 그렇지 않는 오류에 비해 정정가능성이 최대 2배 높다.That is, an error whose error occurrence position is known by an error flag as 2t + e ≦ n-k is up to two times higher in correctability than an error that is not.

오류 플래그 신호가 없을 경우 오류 정정 복호기에서 정정 가능한 오류의 t는 2t≤d min(여기에서 d min는 최소거리)이지만, 오류 플래그 신호가 있을 경우 정정 가능한 오류의 수 t+e는 2t+e≤d min으로 된다.In the absence of an error flag signal, the correctable error t in the error correction decoder is 2t≤d min (where d min is the minimum distance), but if there is an error flag signal, the number of correctable errors t + e is 2t + e≤ d min.

이상에서, 설명한 바와 같이 본 발명은, 오류 정정 복호화시, 데이타상에 오류가 발생되면, 이 오류가 발생된 위치를 알려주는 오류 플래그를 발생시킴으로써, 오류의 정정 능력을 향상시킬 수 있는 장점이 있다.As described above, the present invention has an advantage of improving error correction capability by generating an error flag indicating a position where the error occurs when an error occurs in the data during error correction decoding. .

Claims (1)

11비트의 변조 부호화된 블록들을 8비트 데이타 블록으로 복호화하기 위하여, 상기 11비트의 변조 부호화된 블록들을 직렬로 입력하여 최상위 비트를 제외한 10비트의 부호블록을 병렬 출력하는 직렬/병렬 시프트레지스터(200), 상기 10비트의 부호블록에 해당하는 8비트의 데이타 블록들을 구비하며, 상기 직렬/병렬 시프트레지스터(200)로부터 인가되는 10비트의 부호블록에 해당하는 8비트 데이타 블록을 출력하는 룩업테이블(220), 상기 룩업 테이블(220)의 8비트 데이타 블록을 병렬로 입력하여 직렬로 출력하는 병렬/직렬시프트레지스터(240)를 가진 8/11 복호기에 있어서 : 상기 룩업 테이블(220)로부터 출력되는 8비트 데이타가 영(00H)인 것을 검출하여, 스위칭-온 제어신호를 발생하는 영 판단부(202)과 ; 상기 영 판단부(202)로부터 제공되는 스위칭-온 제어신호에 응답하여, 상기 룩업 테이블(220)로부터 출력되는 데이타를 통과시는 스위치(204)와 ; 상기 직렬/병렬 시프트레지스터(200)로부터 출력되는 10비트 데이타를 소정시간 지연하는 지연부(206)와 ; 상기 스위치(204)를 통해 상기 룩업 테이블(220)로부터 제공되는 영(00H)에 대응되는 데이타와 상기 지연부(206)로부터 지연된 데이타를 비교하여, 불일치의 경우에 오류 플래그를 발생하는 오류 플래그발생부(208)를 포함함을 특징으로 하는 8/11 복호기의 오류 플래그 발생장치.In order to decode 11-bit modulated coded blocks into 8-bit data blocks, a serial / parallel shift register 200 for serially outputting 11-bit modulated coded blocks and outputting 10-bit code blocks except the most significant bit in parallel A lookup table including 8-bit data blocks corresponding to the 10-bit code block and outputting an 8-bit data block corresponding to the 10-bit code block applied from the serial / parallel shift register 200; 220), an 8/11 decoder having a parallel / serial shift register 240 for inputting the 8-bit data blocks of the lookup table 220 in parallel and outputting them in series: 8 outputted from the lookup table 220 data bit is zero by detecting that the (H 00), switching-zero deciding unit 202 for generating an on-control signal; A switch 204 for passing data output from the look-up table 220 in response to a switching-on control signal provided from the zero determination unit 202; A delay unit 206 for delaying 10-bit data output from the serial / parallel shift register 200 by a predetermined time; The delayed from the zero (00 H) data and the delay unit 206 corresponding to the provided from the look-up table 220 through the switch 204 compares the data, the error flag causes the error flag in the case of any inconsistencies An error flag generator of an 8/11 decoder, comprising a generator (208).
KR1019930004523A 1993-03-23 1993-03-23 8/11 decoder KR950008490B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930004523A KR950008490B1 (en) 1993-03-23 1993-03-23 8/11 decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004523A KR950008490B1 (en) 1993-03-23 1993-03-23 8/11 decoder

Publications (2)

Publication Number Publication Date
KR940023049A KR940023049A (en) 1994-10-22
KR950008490B1 true KR950008490B1 (en) 1995-07-31

Family

ID=19352652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004523A KR950008490B1 (en) 1993-03-23 1993-03-23 8/11 decoder

Country Status (1)

Country Link
KR (1) KR950008490B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423328B1 (en) * 2006-01-20 2014-07-24 실리콘 이미지, 인크. Concurrent code checker and hardware efficient high-speed i/o having built-in self-test and debug features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423328B1 (en) * 2006-01-20 2014-07-24 실리콘 이미지, 인크. Concurrent code checker and hardware efficient high-speed i/o having built-in self-test and debug features

Also Published As

Publication number Publication date
KR940023049A (en) 1994-10-22

Similar Documents

Publication Publication Date Title
US6079041A (en) Digital modulation circuit and digital demodulation circuit
KR100330336B1 (en) Error correction with two block codes
KR880000426B1 (en) Decoding method and system for double-encoded reed-solomon codes
US4216460A (en) Transmission and/or recording of digital signals
KR930001071B1 (en) Error correction circuit
US4271520A (en) Synchronizing technique for an error correcting digital transmission system
US3466601A (en) Automatic synchronization recovery techniques for cyclic codes
US6044482A (en) Digital transmission system for encoding and decoding attribute data into error checking symbols of main data
JPH0412658B2 (en)
KR20040046649A (en) Encoding apparatus and method for error-correction, and decoding apparatus and method therefor
US5493584A (en) Method for determining a channel quality metric in a receiver
US4827489A (en) Decoding device for digital signals
JPS583350A (en) Method of encoding binary data
GB1290023A (en)
US5359610A (en) Error detection encoding system
KR950008490B1 (en) 8/11 decoder
JP3704358B2 (en) Transmit and receive digital information signals
US6357031B1 (en) Serial data transmission apparatus and method with a data checking feature
GB2146875A (en) Communications systems
KR950003662B1 (en) Error correction system
KR0141826B1 (en) Error correction method of compression data
JPH10290216A (en) Method for error-correction decoding and device therefor
JPH08204573A (en) Code conversion method
JP3345698B2 (en) Error correction decoding circuit
El-Soudani Multistage coding for data storage systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 18

EXPY Expiration of term