KR950007968B1 - The reflection wave regenerating circuit - Google Patents
The reflection wave regenerating circuit Download PDFInfo
- Publication number
- KR950007968B1 KR950007968B1 KR1019910001884A KR910001884A KR950007968B1 KR 950007968 B1 KR950007968 B1 KR 950007968B1 KR 1019910001884 A KR1019910001884 A KR 1019910001884A KR 910001884 A KR910001884 A KR 910001884A KR 950007968 B1 KR950007968 B1 KR 950007968B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- channel
- circuit
- mixer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
제1도는 종래의 반송파재생회로의 블럭도.1 is a block diagram of a conventional carrier reproduction circuit.
제2도는 제1도의 고정검출회로를 확대 도시한 블럭도.2 is an enlarged block diagram of the fixed detection circuit of FIG.
제3도는 본 발명에 따른 반송파재생회로의 블럭도.3 is a block diagram of a carrier reproduction circuit according to the present invention.
제4도는 제3도의 오고정검출회로를 확대 도시한 블럭도.FIG. 4 is an enlarged block diagram of the misalignment detection circuit of FIG.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 입력부 11, 12, 20 : 혼합기10: input unit 11, 12, 20: mixer
13 : 90°위상편이부 14, 15 : 저역필터13: 90 °
16 : VCO 17, 24 : 합성기16: VCO 17, 24: synthesizer
18, 19 : 루프필터 21 : AFC18, 19: loop filter 21: AFC
27, 28 : 논리합회로 BPF1, BPF2, …, BPFn : 대역필터27, 28: logic sum circuits BPF1, BPF2,... , BPFn: Band Filter
ED1, ED2, …EDn : 포락선검파기 COM*, COM1, COM2, …COMn : 비교기ED1, ED2,... EDn: Envelope detector COM *, COM1, COM2,… COMn: comparator
본 발명은 통신시스템 등에 사용되는 수신기에서 수신된 변조신호와 재생된 국부반송파신호를 이용하여 피요한 기저대역신호를 얻기 위한 회로에 관한 것으로, 특히 재생된 국부반송파신호가 반송주파수가 아닌 오류주파수에서 오고정(false locking)되는 현상이 방지되도록 구성된 반송파재생회로에 관한 것이다.The present invention relates to a circuit for obtaining a baseband signal required by using a modulated signal received from a receiver used in a communication system and a reproduced local carrier signal. Particularly, the reproduced local carrier signal is generated at an error frequency rather than a carrier frequency. The present invention relates to a carrier regeneration circuit configured to prevent a false locking phenomenon.
일반적으로 대부분의 통신시스템에서는 수신기에서 수신된 변조신호로부터 필요한 기저대역신호를 얻기 위하여 전송반송파를 재생시킬 필요가 있다.In general, in most communication systems, it is necessary to regenerate a transmission carrier to obtain a required baseband signal from a modulated signal received at a receiver.
그러나, 반송파를 재생함에 있어서 잡음에 의해 위상이 변동되거나 반송주파수를 결정하는 매개변수가 변하기 때문에 발생되는 지터(jitter)에 의해 예측할 수 없는 반송주파수의 변이가 발생한다.However, in reproducing a carrier, an unpredictable variation of a carrier frequency occurs due to jitter generated due to a phase shift due to noise or a parameter for determining a carrier frequency.
이로 인해, 종래의 반송파 재생회로에서는 반송주파수가 아닌 오류주파수에서 국부반송파신호가 고정되는 오고정현상이 발생될 수 있다.For this reason, in the conventional carrier regeneration circuit, a misalignment phenomenon in which the local carrier signal is fixed at an error frequency other than the carrier frequency may occur.
제1도에 종래 반송파재생회로의 블럭도이며, 제2도는 제1도의 고정검출회로부를 확대 도시한 블럭도이다.FIG. 1 is a block diagram of a conventional carrier reproduction circuit, and FIG. 2 is an enlarged block diagram of the fixed detection circuit part of FIG.
제1도에 도시된 바와 같이, 종래의 반송파재생회로는 수신된 변조신호의 반송주파수와 동일한 주파수를 가지며 위상이 동기된 국부반송파를 발생시키기 위한 코크타스(Costas)루프 및 자동주파수제어(Automatic Frequency Control ; 이하 AFC라 함)루프 그리고 상기 2개 루프의 선택을 제어하기 위한 고정검출회로를 구비하고 있다.As shown in FIG. 1, a conventional carrier regeneration circuit has a frequency equal to the carrier frequency of a received modulation signal and a costas loop and automatic frequency control for generating a phase-locked local carrier. Control loop (hereinafter referred to as AFC) and a fixed detection circuit for controlling the selection of the two loops.
여기서, 코스타스루프는 수신된 변조신호를 기저대역으로 천이시켜 I-채널(In-phase channel) 및 Q-채널(Quadrature-phase channel)로 분리하는 채널분리수단과, 분리된 I-채널 및 Q-채널신호를 입력으로 하는 제3혼합기와, 상기 제3혼합기의 출력을 필터링하는 제1루프필터와, 상기 제1루프필터의 출력신호에 의해 제어되는 전압제어발진기(Voltage controlled Osallator ; 이하 VCO라 함)로 구성되어 있다.Here, the Costas loop is a channel separation means for transitioning the received modulation signal to the baseband to separate the I-channel (In-phase channel) and Q-channel (Quadrature-phase channel), and the separated I-channel and Q- A third mixer that uses a channel signal as an input, a first loop filter that filters the output of the third mixer, and a voltage controlled oscillator controlled by an output signal of the first loop filter (hereinafter referred to as a VCO). It consists of).
제1도에서, 전송된 변조신호가 입력부(10)를 통하여 수신되며, 이때 변조신호는 반송주파수(fc)대역에서 정보신호를 포함하고 있다.In FIG. 1, the transmitted modulated signal is received through the
상기 변조신호는 제1혼합기(11)와 제2혼합기로(12)로 입력되며, 동시에 제1혼합기(11)로는 반송주파수(fc)와 동일한 주파수를 가지며 동일위상(In-phase)에 있는 국부반송파가 입력되고, 제2혼합기(12)로는 90°위상편이부(13)를 거치므로서 수직위상(Quadrature-phase)에 있게 되는 국부반송파가 입력된다.The modulation signal is input to the first mixer 11 and the second mixer 12, and at the same time, the first mixer 11 has the same frequency as the carrier frequency fc and is in the in-phase. The subcarrier is input, and the second carrier 12 is inputted with a local carrier which is in a quadrature-phase while passing through the 90 °
상기 제1혼합기(11)에서, 입력되는 2개 신호가 곱셈연산되므로서 반송주파수(fc)의 2배인 주파수(2fc)성분을 갖는 I-채널신호가 출력되며, 이 출력신호는 제1저역필터(14)에서 필터링되어 고주파(2fc)성분이 제거된다.The first mixer 11 outputs an I-channel signal having a frequency (2fc) that is twice the carrier frequency (fc) by multiplying two input signals and outputting the first low-pass filter. Filtered at (14) to remove high frequency (2fc) components.
마찬가지로, 제2혼합기(12)로부터 출력되는 Q-채널신호는 제2저역필터(15)에서 필터링되어 고주파(2fc)성분이 제거된다.Similarly, the Q-channel signal output from the second mixer 12 is filtered by the second
상기 I-채널신호와 Q-채널신호는 제3혼합기(20)로 입력되어 2개 신호에 각각 포함된 위상차성분이 곱셈연산되어 출력되며, 이 출력신호는 제1루프필터(18)를 거쳐 상기 VCO(16)를 제어하게 된다.The I-channel signal and the Q-channel signal are input to the
이때, 어떤 혼동이나 지터에 의해 VCO(16)의 주파수가 반송주파수에서 달라지면 이 주파수차는 상기 위상차성분에서 점진적인 변화에 의해 나타나게 된다. 또한, 상기 I-채널신호 및 Q-채널신호는 AFC(21)로 입력되어 제2루프필터(19)를 거쳐 상기 VCO(16)를 제어할 수도 있다.At this time, if the frequency of the
여기서, 제1루프필터(18)로 협대역필터를 사용하므로서 코스타스 루프는 좁은 반송주파수재생범위를 갖게 되며, 제2루프필터(19)로는 광대역필터를 사용하므로서 AFC루프는 넓은 반송주파수범위를 갖게 되는 데, 상기 2개 루프의 선택은 스위치(26)에 의해 결정되며, 상기 스위치(26)의 온/오프(on/off)제어는 고정검출회로(29)의 출력신호(S1)에 의해 이루어진다.Here, the Costas loop has a narrow carrier frequency reproduction range by using a narrowband filter as the
제2도에 도시된 바와 같이, 상기 고정검출회로(29)는 제1 및 제2제곱기와, 제2합성기와, 비교기(COM*)를 구비하고 있다. I-채널 신호와 Q-채널신호는 각각 제1제곱기(22)와 제2제곱기(23)로 입력되어 제2합성기(24)를 거치므로서 상기 2개 데이타신호에 상응하는 신호성분이 출력된다.As shown in FIG. 2, the
상기 출력된 신호성분의 전압값이 비교기(COM*)의 반전단자로 입력되어 비반전단자에 인가된 기준전압(Ref*)과 비교연산되어 고정검출신호(S1)를 출력한다.The voltage value of the output signal component is input to the inverting terminal of the comparator COM * and compared with the reference voltage Ref * applied to the non-inverting terminal to output the fixed detection signal S1.
이때, 상기 신호성분의 크기가 기준전압(Ref*)보다 큰 경우 고정검출신호(S1)는 스위치(26)를 열림상태로 유지시키며, 이에 따라 VCO(16)는 코스타스루프의 출력신호에 의해 제어되므로서 좁은 반송주파수 재생범위에서 동작하게 된다.At this time, when the magnitude of the signal component is greater than the reference voltage Ref *, the fixed detection signal S1 keeps the switch 26 open, and thus the
반면에 상기 신호성분의 크기가 기준전압(Ref*)보다 작은 경우 고정검출신호(S1)는 스위치(26)를 닫힘 상태로 변환시키며, 이에 따라 VCO(16)는 AFC루프의 출력신호에 의해 제어되므로서 넓은 반송주파수재생범위에서 동작하게 된다. 그러나, 상기 고정검출회로(29)가 입력되는 고조파신호의 데이타성분과 잡음성분간의 오차에 상응하는 오차신호를 바람직하게 못하게 산출하므로서 상기 코스타스루프와 AFC루프의 선택이 적절치 못하게 이루어지며, 따라서 재생되는 국부반송파가 반송주파수가 아닌 오류주파수에서 고정되는 오고정현상이 발생되는 문제점이 있다.On the other hand, when the magnitude of the signal component is smaller than the reference voltage Ref *, the fixed detection signal S1 converts the switch 26 to the closed state, and accordingly, the
따라서, 본 발명은 국부반송파가 반송주파수가 아닌 오류주파수에서 위상이 동기되어 고정되는 오고정현상을 방지할 수 있는 반송파 재생회로를 제공함을 목적으로 한다.Accordingly, an object of the present invention is to provide a carrier reproducing circuit capable of preventing a misalignment phenomenon in which a local carrier is locked in phase at an error frequency rather than a carrier frequency.
상기 목적을 달성하기 위하여, 본 발명은 전송된 신호를 수신하는 입력부와 ; 상기 입력부로 인가된 변조 신호를 기저대역으로 천이시켜 I-채널신호와 Q-채널신호로 분리하는 채널분리수단과 ; 상기 I-채널신호 및 Q-채널신호를 입력으로 하는 제3혼합기와 ; 상기 I-채널신호 및 Q-채널신호를 입력으로 하는 AFC회로와 ; 상기 I-채널신호 및 Q-채널신호를 입력으로 하여 고정검출신호를 출력하는 고정검출회로와 ; 상기 제3혼합기의 출력신호를 필터링하는 제1루프필터와 ; 상기 AFC회로의 출력신호를 필터링하는 제2루프필터와 ; 상기 제2루프필터의 출력에 결합된 스위치와 ; 상기 제1루프필터의 출력신호 또는 상기 스위치의 출력신호에 의해 제어되어 상기 채널분리수단에 국부반송파를 공급하는 VCO를 구비한 반송파 재생회로에 있어서, 상기 제3혼합기의 출력에 병렬로 결합되어 출력되는 고조파신호의 각 해당하는 성분만이 통과되도록 필터링하는 n개의 대역필터와 ; 상기 n개의 대역필터의 출력에 각각 결합되어 필터링된 각 고조파성분의 진폭을 검출하기 위한 n개의 포락선검파기와 ; 상기 n개의 포락선검파기의 출력에 각각 결합되고 비반전단자로 입력되는 각 포락선검파기의 출력신호와 반전단자에 인가된 각 기준전압을 비교연산하여 그 결과를 출력하는 n개의 비교기와 ; 상기 n개의 비교기로부터 출력되는 n개의 신호를 입력으로 하여 오고정검출신호를 출력하는 제1논리합회로와 ; 상기 고정검출신호와 상기 오고정검출신호를 입력으로 하여 상기 스위치를 제어하는 신호를 출력하는 제2논리합회로를 포함하는 것을 특징으로 하는 반송파재생회로를 제공하고 있다.In order to achieve the above object, the present invention includes an input unit for receiving a transmitted signal; Channel separation means for shifting the modulated signal applied to the input portion to a baseband to separate the I-channel signal and the Q-channel signal; A third mixer for inputting the I-channel signal and the Q-channel signal; An AFC circuit for inputting the I-channel signal and the Q-channel signal; A fixed detection circuit for outputting a fixed detection signal by inputting the I-channel signal and the Q-channel signal; A first loop filter for filtering the output signal of the third mixer; A second loop filter for filtering the output signal of the AFC circuit; A switch coupled to the output of the second loop filter; A carrier reproducing circuit having a VCO controlled by an output signal of the first loop filter or an output signal of the switch and supplying a local carrier to the channel separating means, the output being coupled in parallel to the output of the third mixer. N band filters for filtering only corresponding components of the harmonic signals to be passed; N envelope detectors coupled to the outputs of the n band filters, respectively, for detecting amplitudes of the filtered harmonics; N comparators each coupled to the outputs of the n envelope detectors and outputs the result of comparing the output signal of each envelope detector input to the non-inverting terminal with each reference voltage applied to the inverting terminal; A first logic sum circuit for inputting n signals output from the n comparators and outputting a fixed detection signal; And a second logic sum circuit for outputting a signal for controlling the switch by inputting the fixed detection signal and the fixed detection signal.
이하, 본 발명을 첨부한 도면을 참조하여 상술하기로 한다.Hereinafter, with reference to the accompanying drawings of the present invention will be described in detail.
제3도는 본 발명에 따른 반송파재생회로의 일 실시예를 도시한 블럭도이며, 제4도는 제3도의 오고정검출회로(30)를 확대 도시한 블럭도이다.FIG. 3 is a block diagram showing an embodiment of a carrier regeneration circuit according to the present invention, and FIG. 4 is an enlarged block diagram of the
제3도에 도시된 바와 같이, 본 발명에 따른 반송파재생회로는 위상동기된 반송주파수를 갖는 국부반송파를 재생하기 위한 코스타스루프 및 AFC루프와, I-채널신호와 Q-채널신호와 오차에 상응하는 오차신호의 크기를 기준전압과 비교하여 상기 2개 루프의 선택을 제어하는 고정검출회로(29)와, 재생되는 국부반송파가 반송주파수가 아닌 오류주파수에서 오고정되는 현상을 방지하기 위한 오고정검출회로(30)와, 상기 고정검출신호(S1)와 오고정검출신호(S2)를 입력으로 하여 상기 스위치(26)를 제어하기 위한 신호(S3)를 출력하는 논리합회로(28)를 구비하고 있다.As shown in FIG. 3, the carrier reproducing circuit according to the present invention corresponds to a Costa Loop and an AFC loop for reproducing a local carrier having a phase locked carrier frequency, an I-channel signal and a Q-channel signal and an error. A
상기 오고정검출회로(30)는 제4도에 도시된 바와 같이, 제3혼합기(20)로부터 출력되는 고조파신호의 각 성분이 통과되도록 서로 다른 주파수대역 범위를 갖는 n개의 대역필터(BPF1, BPF2, …, BPFn)와, 상기 n개의 대역필터에서 필터링된 각 고주파성분의 크기를 검출하기 위한 n개의 포락선검출기(ED1, ED2, …, EDn)와, 상기 n개의 포락선검파기의 출력신호와 각각의 기준전압을 비교연산하는 n개의 비교기(COM1, COM2, …, COMn)와, 상기 n개의 비교기로부터 출력되는 n개의 신호를 입력으로 하여 오고정검출신호(S2)를 출력하는 논리합회로(27)를 구비하고 있다.As shown in FIG. 4, the fixed-
제4도에서, 제3혼합기로부터 출력되는 n개의 고조파성분을 갖는 신호가 각 고조파주파수를 중심주파수로 하는 n개의 대역필터로 입력되어 고조파신호의 각 성분이 해당되는 대역필터를 각각 통과하게 된다.In FIG. 4, a signal having n harmonic components output from the third mixer is input to n band filters having each harmonic frequency as the center frequency, and each component of the harmonic signal passes through the corresponding band filter.
이와 같이 필터링된 n개의 고조파성분은 n개의 포락선검파기에 각각 입력되어 각 고조파성분의 진폭이 전압크기로 검출되고 이 검출값이 각 포락선검파기의 출력에 결합된 n개의 비교기의 비반전단자로 입력되며, 이때 각 비교기의 반전단자은 정상 고정상태에서의 각 고조파성분의 크기에 상응하는 전압값이 각 비교기의 기준전압이 (Ref1, REF2, …, Refn)으로 인가되어 있다.The filtered n harmonic components are input to n envelope detectors, and the amplitude of each harmonic component is detected as a voltage magnitude, and the detected value is input to the non-inverting terminals of n comparators coupled to the output of each envelope detector. In this case, the inverting terminal of each comparator has a voltage value corresponding to the magnitude of each harmonic component in the stationary state, and a reference voltage of each comparator is applied as (Ref1, REF2, ..., Refn).
따라서, 각 비교기는 2개 단자에 입력되는 전압크기를 비교하며, 이때 포락선검파기로 부터의 출력신호가 기준전압보다 큰 경우 오고정검출신호가 발생된다.Therefore, each comparator compares the magnitude of the voltage input to the two terminals, and when the output signal from the envelope detector is larger than the reference voltage, a false detection signal is generated.
상기 n개의 비교기의 각 출력신호는 제1논리합회로(27)에 입력되므로, n개의 비교기중 최고한 하나 이상의 비교기에서 오고정검출신호가 발생되면, 제1논리합회로(27)는 오고정검출신호(S2)를 출력하게 되며, 이 출력신호(S2)는 제2논리합회로(28)를 거쳐 스위치(26)가 닫힘상태가 되도록 제어하므로서, VCO(16)를 제어하기 위한 회로로 AFC루프가 선택되도록 한다.Since each output signal of the n comparators is input to the first logical sum circuit 27, when a false detection signal is generated from at least one comparator of the n comparators, the first logical sum circuit 27 generates a false positive detection signal ( S2) is outputted, and this output signal S2 is controlled so that the switch 26 is in the closed state via the second
반면에, n개의 비교기에서 포락선검파기의 출력신호가 모두 각각의 기준전압보다 작은 경우 오고정검출신호는 발생되지 않으며, 따라서 스위치(26)가 열림상태가 되므로서 VCO(16)는 코스타스루프에 의해 제어된다.On the other hand, when the output signals of the envelope detectors are smaller than the respective reference voltages in the n comparators, no positive detection signal is generated, and thus the switch 26 is opened, and the
결국, 기저대역신호로 천이된 고조파신호에 데이타성분과 잡음성분과 차가 기준전압과 비교되므로서 발생되는 고정검출신호(S1)와, 상기 고조파신호의 각 성분의 크기가 기준전압과 비교되므로서 발생되는 오고정검출신호(S2)에 의해 코스타스루프 또는 AFC루프의 선택을 결정하는 스위치(26)가 제어되는데, 상기 2개 신호중 하나 또는 2개 신호 모두가 발생되는 경우 스위치(26)가 닫힘상태가 되어 AFC루프가 선택되므로서 넓은 반송주파수재생범위에서 VCO(16)가 제어되도록 한다.As a result, the fixed detection signal S1 generated when the data component, the noise component, and the difference are compared to the reference voltage in the harmonic signal transitioned to the baseband signal, and the magnitude of each component of the harmonic signal is compared with the reference voltage. The switch 26 for determining the selection of the Costa loop or the AFC loop is controlled by the coming fixed detection signal S2. When one or both signals of the two signals are generated, the switch 26 is closed. The AFC loop is selected so that the
상술한 바와 같이, 본 발명에 따른 반송파재생회로는 오고정검출회로(30)를 첨가하므로서 종래에 고정검출회로(29)만으로 스위치(26)가 제어되는 경우 발생될 수 있는 오고정현상을 방지하는 보다 개선된 기능을 제공하고 있다.As described above, the carrier reproduction circuit according to the present invention prevents the misalignment phenomenon that may occur when the switch 26 is controlled by the fixed
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910001884A KR950007968B1 (en) | 1991-01-31 | 1991-01-31 | The reflection wave regenerating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910001884A KR950007968B1 (en) | 1991-01-31 | 1991-01-31 | The reflection wave regenerating circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920015754A KR920015754A (en) | 1992-08-27 |
KR950007968B1 true KR950007968B1 (en) | 1995-07-21 |
Family
ID=19310728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910001884A KR950007968B1 (en) | 1991-01-31 | 1991-01-31 | The reflection wave regenerating circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950007968B1 (en) |
-
1991
- 1991-01-31 KR KR1019910001884A patent/KR950007968B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920015754A (en) | 1992-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6211742B1 (en) | Lock detector for phase locked loops | |
KR900000464B1 (en) | A demodulation circuit | |
JPH07154287A (en) | Direct conversion receiver | |
US5410573A (en) | Digital phase-locked loop circuit | |
US4791378A (en) | Phase-locked loops | |
US4338574A (en) | Carrier recovering circuit for phase modulated signal | |
US4713630A (en) | BPSK Costas-type PLL circuit having false lock prevention | |
US4682118A (en) | Phase shift keying and phase modulation transmission system | |
US4443769A (en) | Frequency search system for a phase locked loop | |
US4234852A (en) | Coherent frequency shift key demodulator | |
WO1990006031A1 (en) | Digital differential phase-shift keyed decoder | |
JP3570902B2 (en) | Phase frequency detector and phase locked loop circuit incorporating the same | |
KR930003585A (en) | receiving set | |
US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
KR950007968B1 (en) | The reflection wave regenerating circuit | |
US4547736A (en) | Phase lock loop PSK demodulator with sweep control circuit | |
US4901332A (en) | Noncoherent-coherent A.C. coupled base band AGC receiver | |
US6704375B1 (en) | Device for the homodyne reception of optically phase-keyed signals | |
KR100321963B1 (en) | Frequency lock indicator for fpll demodulated signal having a pilot | |
US10312921B1 (en) | Method and system for synthesizer flicker noise displacement | |
JPH0258826B2 (en) | ||
JPS644386B2 (en) | ||
KR100261805B1 (en) | Circuit for causing fpll to lock in desired phase | |
EP0293828B1 (en) | Circuit device for demodulating DSB modulated signals and method therefor | |
JPS59204331A (en) | Detector for reception state of image signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010625 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |