KR950007662Y1 - Flat display devices - Google Patents
Flat display devices Download PDFInfo
- Publication number
- KR950007662Y1 KR950007662Y1 KR92028400U KR920028400U KR950007662Y1 KR 950007662 Y1 KR950007662 Y1 KR 950007662Y1 KR 92028400 U KR92028400 U KR 92028400U KR 920028400 U KR920028400 U KR 920028400U KR 950007662 Y1 KR950007662 Y1 KR 950007662Y1
- Authority
- KR
- South Korea
- Prior art keywords
- image
- timing controller
- rom
- data
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 블록도.1 is a conventional block diagram.
제2도는 본 고안의 블록도.2 is a block diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 영상신호처리부 11 : 수신단10: video signal processor 11: receiver
12 : 주파수변환부 13 : 중간주파증폭부12: frequency converter 13: intermediate frequency amplifier
14 : 검파부 15 : 영상증폭부14: detector 15: video amplifier
20 : 데이터변환부 21 : A/D변환기20: data converter 21: A / D converter
22 : 동기회로 23 : RAM22: synchronization circuit 23: RAM
30 : 드라이브부 31 : 애노드구동회로30: drive unit 31: anode drive circuit
32 : 캐소드 구동회로 40 : 타이밍콘트롤부32: cathode driving circuit 40: timing control unit
41 : 클럭 제너레이터 42 : 타이밍 컨트롤러41: Clock Generator 42: Timing Controller
43 : ROM컨트롤러 50 : ROM회로43: ROM controller 50: ROM circuit
60 : 표시장치60 display device
본 고안은 평판표시장치에 관한 것으로, 특히 불사용시 풍경이나 사진 등을 표현할 수 있도록 한 평판표시장치에 관한 것이다.The present invention relates to a flat panel display device, and more particularly, to a flat panel display device that can express a landscape or a photograph when not in use.
현재 사용되고 있는 평판표시장치는 영상신호처리부와 데이터 변환부 및 드라이브부를 거쳐 표시장치에 수신된 영상을 표시하였다.Currently used flat panel display devices display an image received on a display device via an image signal processor, a data converter, and a driver.
이러한 종래의 기술은 수신된 영상은 표시하지 않은 경우에는 별도의 영상을 표시할 수 없고 일련의 부착물에 그치고 만다.This conventional technique cannot display a separate image without displaying a received image, but only a series of attachments.
그러므로 수신된 영상을 표시하지 않을 경우 일반수요자의 기초에 따라 풍경이나 그림 또는 사진 등을 영상화할 수 있는 새로운 장치의 개발이 요구되어 왔다.Therefore, there has been a demand for the development of a new device capable of imaging a landscape, a picture, or a picture according to the basic demand of the general user when the received image is not displayed.
따라서 본 고안은 전술한 문제점을 해소하고 일반수요자의 욕구를 충족시키기 위하여 안출한 것으로 그 목적은 수신된 영상을 표시하지 않을 때 또는 불사용시 풍경이나 그림 또는 사진 등을 수신영상외 별도로 표시할 수 있도록 하는 평판표시장치를 제공한다.Therefore, the present invention has been devised to solve the above-mentioned problems and satisfy the needs of general users. The purpose of the present invention is to display a landscape, a picture, a picture, etc. separately from the received image when the received image is not displayed or when it is not used. A flat panel display device is provided.
이와 같은 목적을 달성하기 위하여 본 고안은 수신된 신호를 영상으로 처리하는 영상신호처리부와; 영상신호 처리부에서 보내는 신호를 데이터로 변환시키는 데이터 변환부와; 데이터 변환부와 접속되어 변환된 데이터를 드라이브하는 드라이브부와; 드라이브부와 접속되어 영상을 표시하는 표시장치로 구성되는 평판표시장치를 제공한다.In order to achieve the above object, the present invention includes an image signal processor for processing a received signal into an image; A data converter converting a signal sent from the image signal processor into data; A drive unit connected to the data conversion unit to drive the converted data; Provided is a flat panel display comprising a display device connected to a drive unit for displaying an image.
이하 첨부된 도면을 참조하면서 본 고안을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 평판표시장치에 풍경이나 사진 또는 텔레비젼 화상을 선택적으로 표시할 수 있는 블록도를 도시한 것으로 영상처리부(10)는 고주파증폭부(11)와 주파수변환부(12), 중간주파증폭부(13), 검파부(14), 영상증폭부(15)가 순차로 접속되어 있다.2 is a block diagram for selectively displaying a landscape, a photo, or a television image on a flat panel display. The image processing unit 10 includes a high frequency amplifier 11, a frequency converter 12, and an intermediate frequency amplifier. (13), the detector 14 and the video amplifier 15 are sequentially connected.
데이터 변환부(20)는 영상신호 처리부(10)의 검파부(14)의 출력단과 접속된 동기회로(22)를 형성하고, A/D변환기(21)를 영상증폭부(15)의 접속하며, A/D변환기(21)와 RAM(23)를 접속하여 형성한다. 드라이브부(30)는 애노드구동회로(31)와 캐소드 구동회로(32)로 형성되고, 캐소 구동회로(32)는 데이터변 변환부(20)의 동기회로(22)와 접속되며, 애노드 구동회로(31)는 RAM(23)과 접속하여 형성한다. 타이밍 콘트롤부(30)는 클럭제너레이터(41)의 출력단에 타이밍 컨트롤러(42)와 ROM컨트롤러(43)을 각각 접속하여 형성하고 ROM컨트롤러(43)는 드라이브부(30)의 동기회로(22)와 RAM(23)에 각각 접속시켜 형성한다. ROM회로(50)는 ROM컨트롤러(13)의 출력단과 연결된다.The data converter 20 forms a synchronous circuit 22 connected to the output terminal of the detector 14 of the video signal processor 10, and connects the A / D converter 21 to the video amplifier 15. And the A / D converter 21 and the RAM 23 are formed. The drive unit 30 is formed of an anode driving circuit 31 and a cathode driving circuit 32, and the cathode driving circuit 32 is connected to the synchronous circuit 22 of the data side converter 20, and the anode driving circuit 31 is formed in connection with the RAM 23. The timing controller 30 is formed by connecting the timing controller 42 and the ROM controller 43 to the output terminal of the clock generator 41, and the ROM controller 43 is connected to the synchronization circuit 22 of the drive unit 30. It is formed by connecting to the RAM 23, respectively. The ROM circuit 50 is connected to the output terminal of the ROM controller 13.
또 ROM회로(50)의 출력단은 드라이브부(30)의 RAM(23)과 접속된다.The output terminal of the ROM circuit 50 is connected to the RAM 23 of the drive unit 30.
이와 같이 형성된 본 고안의 사용시에는 도시된 바와 같이 텔레비젼으로 디지하기 위해 텔레비젼을 선택하면 영상신호처리부(10)와 데이터 변환부(20) 및 드라이브부(30)에 전원이 순차로 인가되어 표시장치(60)에 수신한 영상을 표시하여 텔레비젼으로서 기능을 수행한다.In the use of the present invention formed as described above, when the television is selected for digital display as shown in the drawing, power is sequentially applied to the image signal processing unit 10, the data conversion unit 20, and the drive unit 30. 60 displays the received image and performs the function as a television.
또 텔레비젼의 작동을 중지하고 풍물 또는 그림 및 사진등 입력된 표시를 영상화하여 표시장치에 표시하기 위하여 텔레비젼의 선택을 바꾸면 타이밍 콘트롤러부(40)와 ROM회로(50) 및 드라이브부(20)에 순차로 전원이 인가되어 ROM회로에 입력된 풍물 또는 사진등의 표시데데이타를 영상처리하여 표시장치(60)에 영상을 표시한다.In addition, when the TV is changed to change the selection of the television to stop the operation of the television and display the inputted image such as a feature or picture and a picture on the display device, the timing controller unit 40, the ROM circuit 50, and the drive unit 20 are sequentially turned on. The power is applied to the display circuit 60 to display the image on the display device 60 by performing image processing on display data such as wind or photo inputted to the ROM circuit.
이를 보다 상세히 설명하면, 클럭제너레이터(41)에서 일정한 클럭을 발생시키고, 클럭제너레이터(41)의 출력은 ROM컨트롤러(43)와 타이밍 컨트롤러(43)에 입력되고, ROM컨트롤러(43)는 ROM회로(50) 타이밍 컨트롤러(42)는 동기신호를 발생시켜 동기회로(22)와 RAM(23)에 신호를 입력한다. RAM(23)의 출력은 애노드구동회로(31)에 입력되며 동기회로(22)의 출력은 애노드 구동회로(31)와 캐소드 구동회로(32)에 입력되어 표시장치(60)를 구동한다.In more detail, the clock generator 41 generates a constant clock, the output of the clock generator 41 is input to the ROM controller 43 and the timing controller 43, and the ROM controller 43 is a ROM circuit ( 50) The timing controller 42 generates a synchronization signal and inputs a signal to the synchronization circuit 22 and the RAM 23. The output of the RAM 23 is input to the anode driving circuit 31 and the output of the synchronization circuit 22 is input to the anode driving circuit 31 and the cathode driving circuit 32 to drive the display device 60.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92028400U KR950007662Y1 (en) | 1992-12-31 | 1992-12-31 | Flat display devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92028400U KR950007662Y1 (en) | 1992-12-31 | 1992-12-31 | Flat display devices |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017837U KR940017837U (en) | 1994-07-28 |
KR950007662Y1 true KR950007662Y1 (en) | 1995-09-20 |
Family
ID=19349156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92028400U KR950007662Y1 (en) | 1992-12-31 | 1992-12-31 | Flat display devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950007662Y1 (en) |
-
1992
- 1992-12-31 KR KR92028400U patent/KR950007662Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940017837U (en) | 1994-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MY110244A (en) | Wide screen television. | |
EP0782333A3 (en) | Image display apparatus | |
KR950035388A (en) | Video data processing system and method | |
US6340993B1 (en) | Automatic clock phase adjusting device and picture display employing the same | |
US6768498B1 (en) | Out of range image displaying device and method of monitor | |
CA2027043A1 (en) | Display apparatus | |
KR20020013009A (en) | Method and apparatus for controlling screen of monitor | |
KR950007662Y1 (en) | Flat display devices | |
JP2961737B2 (en) | Remote control device | |
KR930001709A (en) | Multi image message output circuit | |
KR20000050759A (en) | Overhead projector | |
KR100386582B1 (en) | Monitor for embodying double window and PIP | |
KR960025197A (en) | Display device with color correction | |
JPH11308495A (en) | Image display device | |
JPH026469Y2 (en) | ||
JPH05183831A (en) | Tv receiver with built-in color temp. sensor | |
JP2002044673A (en) | Wireless image transmission apparatus | |
KR101200412B1 (en) | Display apparatus | |
JP3006809U (en) | Enlarged display reading device | |
CN100459672C (en) | Multi-position changing device and method for TV system | |
JPH07123330A (en) | Television receiver | |
JPH0537870A (en) | Television receiver incorporating light sensor | |
EP0981904A2 (en) | Image and/or data signal processing | |
TW200511858A (en) | Image signal processing circuit | |
JPS55154881A (en) | Image pickup unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 13 |
|
EXPY | Expiration of term |