KR950007432B1 - Circuit for controlling pll servo - Google Patents

Circuit for controlling pll servo Download PDF

Info

Publication number
KR950007432B1
KR950007432B1 KR1019920002762A KR920002762A KR950007432B1 KR 950007432 B1 KR950007432 B1 KR 950007432B1 KR 1019920002762 A KR1019920002762 A KR 1019920002762A KR 920002762 A KR920002762 A KR 920002762A KR 950007432 B1 KR950007432 B1 KR 950007432B1
Authority
KR
South Korea
Prior art keywords
error voltage
voltage
amplifier
error
frequency
Prior art date
Application number
KR1019920002762A
Other languages
Korean (ko)
Other versions
KR930018340A (en
Inventor
강석규
Original Assignee
삼성전자주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 강진구 filed Critical 삼성전자주식회사
Priority to KR1019920002762A priority Critical patent/KR950007432B1/en
Publication of KR930018340A publication Critical patent/KR930018340A/en
Application granted granted Critical
Publication of KR950007432B1 publication Critical patent/KR950007432B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Abstract

The circuit comprises a phase detector(10) for detecting difference of frequency and phase of an input signal and a reference signal to generate an error voltage, a loop filter(20) for extracting a signal wanted from the error voltage of the phase detector(10), an amplifier(30) for comparing the output of the loop filter(20) in an error voltage level comparator(31) to output a gain control signal to a variable amplifier(30) according to the error voltage and amplify an error voltage at a different amplifying rate, and a voltage control oscillator(50) for receiving an amplified error voltage through a circulator(40) to convert into a frequency.

Description

PLL 서어보 제어회로PLL servo control circuit

제1도는 종래의 PLL 서어보 제어회로도.1 is a conventional PLL servo control circuit diagram.

제2도는 본 발명의 PLL 서어보 제어회로도.2 is a PLL servo control circuit diagram of the present invention.

제3도는 본 발명 증폭기의 에러 전압에 따른 증폭률 변화를 나타낸 표.3 is a table showing a change in amplification rate according to the error voltage of the amplifier of the present invention.

제4도는 본 발명 증폭기의 일실시 구성도.4 is a configuration diagram of one embodiment of the amplifier of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 위상 검파기 20 : 루프 필터10: phase detector 20: loop filter

30 : 증폭기 40 : 회전계30 amplifier 40 tachometer

50 : 전압 제어 발진기 60 : 초기 구동부50: voltage controlled oscillator 60: initial drive unit

70 : 콘트롤러 SW1,SW2 : 스위치70: controller SW1, SW2: switch

본 발명은 PLL(Phase Locked Loop) 서어보(Servo) 제어회로에 관한 것으로 PLL 서어보 제어에 있어서 초기 구동회로를 삭제시키는 한편 Full in time(PLL이 록크될때까지의 시간)을 단축시키도록 한 것이다.The present invention relates to a PLL (Phase Locked Loop) servo control circuit, which eliminates the initial driving circuit in PLL servo control and reduces the Full in time (the time until the PLL is locked). .

종래의 PLL 서어보 제어회로는 제1도에 도시된 바와 같이 전압 제어 발진기(50)의 출력 주파수(Vout)를 위상 검파기(10)에서 기준 주파수(Vref)와 비교하여 주파수 및 위상차를 에러전압(VD)으로 검출하고 위상 검파기(10)에서 검출된 에러전압(VD)은 루프필터(20)를 통하여 증폭기(30)에서 증폭된후 회전계(40)에 인가되어진다.The conventional PLL servo control circuit compares the output frequency Vout of the voltage controlled oscillator 50 with the reference frequency Vref in the phase detector 10 as shown in FIG. detecting the V D) and the error voltage (V D) detected by the phase detector 10 is applied to the rotary system 40, and then amplified in the amplifier 30 through the loop filter 20.

그리고 콘트롤러(70)에서는 스위치(SW1) (SW2)를 제어하여 초기 구동부(60)의 연결을 선택하므로써 초기 구동시에는 회전계(40)에 초기 구동부(60)의 출력을 인가시키고 초기 구동이 지나면 증폭기(30)의 출력을 회전계(40)에 인가시키게 된다.In addition, the controller 70 controls the switches SW1 and SW2 to select the connection of the initial drive unit 60, thereby applying the output of the initial drive unit 60 to the tachometer 40 during the initial drive, and after the initial drive, The output of the 30 is applied to the rotation system 40.

즉 고속회전시 회전계(40)의 구동 토오크가 크므로 콘트롤러(70)에서 스위치(SW1)(SW2)를 제어하여 초기 구동부(60)를 회전계(40)에 연결시키고 초기 구동이 끝나면 다시 스위치(SW1)(SW2)룰 제어하여 증폭기(30)를 회전계(40)에 연결시킴으로써 초기 구동부(60)가 구성되어야 하는 문제점이 발생되고 또한 Full in time이 길게 되는 문제점이 발생되는 것이었다.That is, since the drive torque of the tachometer 40 is high during high speed rotation, the controller 70 controls the switches SW1 and SW2 to connect the initial drive unit 60 to the tachometer 40, and when the initial driving is completed, the switch SW1 again. By connecting the amplifier 30 to the rotation system 40 by controlling the (SW2) rule, a problem that the initial driving unit 60 must be configured and a problem that the full in time becomes long has occurred.

본 발명은 상기된 문제점을 감안하여 PLL 서어보 제어회로에서 초기 구동부를 삭제시키는 한편 Full in time을 단축시키도록 하는 것으로 위상 검파부에서 검출된 에러전압을 레벨에 따라 다른 증폭률을 갖게 증폭시킨후 전압 제어 발진기에 인가시킴으로써 초기 구동시 및 큰 에러전압 발생시 Full in time을 단축시키게 된다.In view of the above-described problems, the present invention allows the PLL servo control circuit to eliminate the initial driver while shortening the full in time, thereby amplifying the error voltage detected by the phase detector with a different amplification rate according to the level, and then voltage. By applying it to the control oscillator, the full in time is reduced during the initial driving and when a large error voltage occurs.

즉 기존의 PLL 서어보 제어회로에 사용되는 증폭기는 일정한 게인을 갖고 에러전압을 증폭하여 회전계나 전압 제어 발진기로 보내지게 되나 본 발명에서는 에러전압의 크기에 따라 게인이 변하는 증폭기를 사용하므로써 입력된 에러전압이 적으면 증폭을 적게하여 미세하게 제어하고 큰 에러 전압 입력시에는 증폭을 크게하여 제어하고자 하는 목표치에 정확하고 빠른 제어를 행할 수 있도록 한 것이다.In other words, the amplifier used in the conventional PLL servo control circuit has a constant gain and amplifies the error voltage and is sent to a tachometer or a voltage controlled oscillator. However, in the present invention, an error inputted by using an amplifier whose gain changes according to the magnitude of the error voltage is used. When the voltage is low, the amplification is reduced and finely controlled. When the large error voltage is input, the amplification is increased so that accurate and fast control can be performed at the target value to be controlled.

이하 본 발명에 대한 구성 및 작용효과를 첨부도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the configuration and effect of the present invention will be described in detail based on the accompanying drawings.

제2도는 본 발명의 PLL 서어보 제어회로도로써 입력신호와 기준 신호와의 주파수와 위상차를 검출하여 에러전압을 발생시키는 위상 검파기(10)와, 상기 위상 검파기(10)의 에러전압을 원하는 신호만 추출하는 루프필터(20)와, 상기 루프필터(20)에서 추출된 에러전압의 레벨을 비교하여 에러전압 레벨에 따른 게인 콘트롤 신호를 출력시키고 게인 콘트롤 신호에 따라 에러전압을 각기 다른 증폭률로 증폭시키는 증폭기(30)와, 상기 증폭기(30)에서 증폭되어 회전계(40)를 통과한 에러전압을 받아 주파수로 변환시키는 전압 제어 발진기(50)로 구성된다.2 is a PLL servo control circuit diagram of the present invention, which detects a frequency and a phase difference between an input signal and a reference signal to generate an error voltage, and a signal for which an error voltage of the phase detector 10 is desired. Comparing the loop filter 20 to be extracted with the level of the error voltage extracted from the loop filter 20 to output a gain control signal according to the error voltage level and to amplify the error voltage at different amplification rates according to the gain control signal. An amplifier 30 and a voltage controlled oscillator 50 amplified by the amplifier 30 and converted into a frequency by receiving the error voltage passed through the rotation system 40 is composed of.

여기서 위상 검파기(Phase Detector : 10)는 두신호(Vref, Vout)의 주파수와 위상차를 에러전압(VD)으로 발생시키게 되고 루프필터(20)는 에러전압(VD)중 원하는 신호만을 추출시키게 되며 전압 제어 발진기(50)는 입력되는 전압(VE)만큼 주파수를 변동시키게 된다.The phase detector 10 generates the frequency and phase difference between the two signals Vref and Vout as the error voltage V D and the loop filter 20 extracts only the desired signal among the error voltage V D. The voltage controlled oscillator 50 varies the frequency by the input voltage V E.

그리고 증폭기(30)는 제4도에 도시된 바와 같이 에러전압(VD)의 레벨을 비교하여 에러전압(VD)의 크기에 따른 게인 콘트롤 신호를 출력시키는 에러전압 레벨비교기(31)와, 상기 에러전압 레벨 비교기(31)의 게인 콘트롤 신호에 따라 에러전압(VD)을 증폭시켜 출력시키는 게인 가변증폭기(32)로 구성되어 결국 증폭기(30)는 에러전압(VD)의 레벨에 따라 증폭률을 달리하여 에러전압(VD)을 증폭시키게 된다.And and the amplifier 30 is the fourth degree of the level of the error voltage (VD) compared to the error voltage (V D) error voltage level comparator 31 for outputting a gain control signal according to the size as shown in the It is composed of a gain variable amplifier 32 which amplifies and outputs an error voltage V D in accordance with a gain control signal of the error voltage level comparator 31. Consequently, the amplifier 30 has an amplification factor according to the level of the error voltage V D. By differently amplifying the error voltage (V D ).

이같은 본 발명에서 초기 구동시 및 큰 에러전압 발생시의 동작을 살펴본다.In the present invention, the operation during the initial driving and the occurrence of the large error voltage will be described.

위상 검파기(10)에서는 두신호(Vref, Vout)의 주파수 및 위상차를 검출하여 에러전압(VD)으로 발생시키게 되나 초기 구동시나 두신호(Vref, Vout)의 주파수차가 현저하게 차이가 있을 경우 큰 에러전압을 발생시키게 되며 상기 위상 검파기(10)에서 검출된 에러전압(VD)은 루프필터(20)를 통하여 원하는 신호만 추출한 후 증폭기(30)에 인가시킨다.The phase detector 10 detects the frequency and the phase difference between the two signals Vref and Vout and generates the error voltage V D. However, when the initial driving or the frequency difference between the two signals Vref and Vout differs significantly, An error voltage is generated and the error voltage V D detected by the phase detector 10 is applied to the amplifier 30 after extracting only a desired signal through the loop filter 20.

증폭기(30)는 제4도에 도시된 바와 같이 에러전압(VD)의 레벨크기에 따라 게인 콘트롤 신호를 출력시키는 에러전압 레벨 비교기(31)와, 게인 콘트롤 신호에 따라 에러전압(VD)을 증폭시키는 게인 가변 증폭기(32)로 구성되어 제3도에 도시된 바와 같이 에러 레벨에 따른 증폭량이 결정되어지는 것으로 현재는 초기 동작 또는 큰 에러전압 발생시이므로 에러레벨이 크게 되고 이에 따라 증폭기(30)의 게인(Gain)은 K로 선택되어지며 초기 구동 모드로 회전계(40)에서 회전하기에 충분한 전압을 갖게 된다.Amplifier 30 is an error voltage (V D) in accordance with the with the error voltage (V D) error voltage level comparator 31 for outputting a gain control signal according to the level size as described, the gain control signal shown in FIG. 4 As shown in FIG. 3, the amplification amount is determined according to the error level, and the error level is increased since the initial operation or the large error voltage is generated. Gain is selected to K and has sufficient voltage to rotate in the tachometer 40 in the initial drive mode.

회전계(40)는 상기 증폭기(30)의 출력전압(AVD)에 의하여 회전되고 그 회전량에 따른 전압(VE)을 전압 제어 발진기(50)에 인가시킨다.The tachometer 40 is rotated by the output voltage AV D of the amplifier 30 and applies the voltage V E according to the amount of rotation thereof to the voltage controlled oscillator 50.

전압 제어 발진기(50)에 전달된 전압(VE)에 의해 Vout의 주파수로 다시 출력을 내보내게 되며 이 출력은 위상 검파기(10)를 거쳐 PLL 루프를 돌게 되는데 이에 따라 증폭기(30)에서 작게 증폭을 하여 PLL 동작 모드로 들어가게 된다.The output voltage is sent back to the frequency of Vout by the voltage V E transmitted to the voltage controlled oscillator 50, which outputs the PLL loop through the phase detector 10, and thus amplifies small in the amplifier 30. To enter the PLL operating mode.

그리고 과속 동작시 및 에러전압 발생시를 살펴본다.And we will look at over-speed operation and error voltage generation.

과속 동작도 초기동작 방법과 같으나 회전계(40)에서 동작하고 있는 것의 회전을 줄이기 위해 큰 전압이 필요하므로 에러전압(VD)의 극성만 다를뿐이지 그 동작방법은 동일하다.The overspeed operation is the same as the initial operation method, but since a large voltage is required to reduce the rotation of the operation in the tachometer 40, only the polarity of the error voltage V D is different, but the operation method is the same.

한편 PLL 동작시를 살펴본다.Meanwhile, we will look at the operation of the PLL.

위상 검파기(10)에서 두신호(Vref,Vout)의 주파수와 위상차를 검출한후 루프필터(20)를 통과시켜 원하는 에러전압(VD)을 얻게 되며 이때 루프필터(20)에서 얻어지는 에러전압(VD)은 그 레벨이 작음에 따라 종래 PLL의 증폭기와 같은 레벨로 증폭기(30)에서 게인 A로 증폭시킨후 회전계(40)에 전달하여 회전계(40)를 구동시킨다.After detecting the frequency and phase difference between the two signals Vref and Vout in the phase detector 10, the loop filter 20 is passed to obtain a desired error voltage V D. In this case, the error voltage obtained from the loop filter 20 is obtained. As the level is small, V D ) is amplified by the gain A in the amplifier 30 to the same level as the amplifier of the conventional PLL and then transferred to the rotation system 40 to drive the rotation system 40.

회전계(40)에서 출력된 VE전압을 전압 제어 발진기(50)에 인가되어 주파수를 발생시키게 되고 상기 전압 제어 발진기(50)에 출력된 신호(Vout)는 다시 위상 검파기(10)로 인가되어 기준 신호(Vref)의 주파수 및 위상과 일치되게 상기 동작을 반복 수행한다.The V E voltage output from the tachometer 40 is applied to the voltage controlled oscillator 50 to generate a frequency, and the signal Vout output to the voltage controlled oscillator 50 is applied to the phase detector 10 again to be referenced. The operation is repeated to match the frequency and phase of the signal Vref.

즉 종래의 증폭기는 에러전압의 크기에 따라 일정한 게인을 갖게 되나 본 발명의 증폭기는 에러전압의 크기에 따라 각기 다른 게인을 갖게 되므로써 에러전압이 적을때는 적은 증폭률을 갖고 증폭되며 에러전압이 클때에는 큰 증폭률을 갖고 증폭되게 된다.That is, the conventional amplifier has a constant gain according to the magnitude of the error voltage, but the amplifier of the present invention has a different gain according to the magnitude of the error voltage, so that when the error voltage is small, it is amplified with a small amplification rate and large when the error voltage is large. It will be amplified with amplification rate.

이상과 같이 본 발명은 PLL 서어보 제어에 있어서, 초기 구동부와 초기 구동 콘트롤러를 없애고 에러전압 레벨에 따라 증폭률을 달리하는 증폭기를 연결시킴으로써 PLL의 Full in time을 단축시킬 수 있게 된다.As described above, in the present invention, in the PLL servo control, the PLL servo drive can be shortened by eliminating the initial driver and the initial drive controller and connecting an amplifier having a different amplification factor according to the error voltage level.

Claims (1)

입력신호와 기준신호와의 주파수와 위상차를 검출하여 에러전압을 발생시키는 위상 검파기(10)와, 상기 위상 검파기(10)의 에러전압을 원하는 신호만 추출하는 루프필터(20)와, 상기 루프필터(20)에서 추출된 에러전압의 레벨을 에러전압 레벨비교기(31)에서 비교하여 레벨크기에 따른 게인 콘트롤 신호를 출력시키고 게인 콘트롤 신호를 게인 가변증폭기(32)에 인가시켜 에러전압을 각기 다른 증폭률로 증폭시키는 증폭기(30)와, 상기 증폭기(30)에서 증폭되어 회전계(40)를 통과한 에러전압을 받아 주파수로 변환시키는 전압 제어 발진기(50)로 이루어지는 PLL 서어보 제어회로.A phase detector 10 for generating an error voltage by detecting a frequency and a phase difference between an input signal and a reference signal, a loop filter 20 for extracting only an error signal of the phase detector 10, and the loop filter; Compare the level of the error voltage extracted at (20) by the error voltage level comparator 31 to output a gain control signal according to the level size, and apply the gain control signal to the gain variable amplifier 32 to vary the error voltages. PLL servo control circuit comprising an amplifier (30) for amplifying the signal and a voltage controlled oscillator (50) for receiving an error voltage amplified by the amplifier (30) and passing through the rotation system (40) and converting the frequency into a frequency.
KR1019920002762A 1992-02-21 1992-02-21 Circuit for controlling pll servo KR950007432B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920002762A KR950007432B1 (en) 1992-02-21 1992-02-21 Circuit for controlling pll servo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920002762A KR950007432B1 (en) 1992-02-21 1992-02-21 Circuit for controlling pll servo

Publications (2)

Publication Number Publication Date
KR930018340A KR930018340A (en) 1993-09-21
KR950007432B1 true KR950007432B1 (en) 1995-07-10

Family

ID=19329385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002762A KR950007432B1 (en) 1992-02-21 1992-02-21 Circuit for controlling pll servo

Country Status (1)

Country Link
KR (1) KR950007432B1 (en)

Also Published As

Publication number Publication date
KR930018340A (en) 1993-09-21

Similar Documents

Publication Publication Date Title
US20020084817A1 (en) Duty cycle control loop
US4982191A (en) Clamping apparatus and gain control apparatus
JPH05110456A (en) Output power control circuit
KR950007432B1 (en) Circuit for controlling pll servo
US4380723A (en) Digital velocity servo
JPS6160108A (en) Control circuit for response speed of servo mechanism
US5714859A (en) Servo control apparatus for a motor
US5097219A (en) Pll for controlling frequency deviation of a variable frequency oscillator
JPH0436519B2 (en)
JPH05150802A (en) Deviation variable and deviation hysteresis type pi control method
JPS62245312A (en) Servomotor control device
JPH11159652A (en) Control device and control circuit for solenoid proportional control valve
JPS61116619A (en) Servo type volumetric flowmeter
KR950004635B1 (en) Phase control circuit
JP3291741B2 (en) Gain control device
KR910001965B1 (en) Arangement for speed regulation of ac electric motor
JP3537572B2 (en) Motor control circuit and motor driving device using the same
KR0161935B1 (en) Server device of vcr drum motor
JP2001168454A (en) Laser diode drive current control circuit
JP2626287B2 (en) PLO circuit
JPH07110147B2 (en) DC motor speed controller
KR100242234B1 (en) Automatic gain controller of servo mechanism
JPS5819174A (en) Speed signal processor for motor
KR930007717B1 (en) Phase lock control instalation
JPH02311188A (en) Motor control system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050629

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee