KR950006974B1 - Fabricating method of semiconductor - Google Patents

Fabricating method of semiconductor Download PDF

Info

Publication number
KR950006974B1
KR950006974B1 KR1019920009909A KR920009909A KR950006974B1 KR 950006974 B1 KR950006974 B1 KR 950006974B1 KR 1019920009909 A KR1019920009909 A KR 1019920009909A KR 920009909 A KR920009909 A KR 920009909A KR 950006974 B1 KR950006974 B1 KR 950006974B1
Authority
KR
South Korea
Prior art keywords
film
melting point
semiconductor device
high melting
point metal
Prior art date
Application number
KR1019920009909A
Other languages
Korean (ko)
Other versions
KR940001270A (en
Inventor
고종우
김영욱
김일권
이내인
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920009909A priority Critical patent/KR950006974B1/en
Publication of KR940001270A publication Critical patent/KR940001270A/en
Application granted granted Critical
Publication of KR950006974B1 publication Critical patent/KR950006974B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

To restrict the condensation of polysilicon followed by annealing the metal silicide layer of high melting point, high thermal annealing which increases the size of the grains of the polysilicon is added in polysilicon formation process. The process is as follows: for the gate oxide and the first polysilicon formed on the silicon substrate, thermal annealing is done for 20 to 70 minutes under nitrogen ambience at 800 to 1100≰C. Then the first polysilicon is varied to the second polysilicon. Over this second polysilicon the metal layer of high melting point is evaporated, and the metal silicide is formed by RTA.

Description

반도체장치의 제조방법Manufacturing Method of Semiconductor Device

제1도는 종래의 방법에 의한 고융점 금속 실리사이드층의 제조공정 순서 단면도이고,1 is a cross-sectional view of the manufacturing process of the high melting point metal silicide layer by a conventional method,

제2도는 본 발명의 바람직한 실시예의 고융점 금속 실리사이드층의 제조공정 순서 단면도이며,2 is a cross-sectional view illustrating a manufacturing process of the high melting point metal silicide layer of the preferred embodiment of the present invention.

제3도는 고융점 금속 실리사이드층의 형성전 다결정 실리콘막의 열처리 유무 및 열처리 시간에 따라 상기 고융점 금속 실리사이층을 후속 열처리했을 경우 면저항의 특성을 나타낸 그래프이고,FIG. 3 is a graph showing the properties of sheet resistance when the high melting point metal silicide layer is subsequently heat treated according to whether or not the polycrystalline silicon film is heat treated before forming the high melting point metal silicide layer, and the heat treatment time.

제4a도는 종래의 방법으로 고융점 금속 실리사이층을 형성한 경우 후속 열처리 공정후의 SEM단면사진이고,Figure 4a is a SEM cross-sectional view after the subsequent heat treatment process when the high melting point metal silicide layer is formed by a conventional method,

제4b도는 본 발명의 방법으로 제조후 후속열처리 공정의 SEM 단면 사진이다.Figure 4b is a SEM cross-sectional view of the subsequent heat treatment process after the production by the method of the present invention.

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 고융점 금속 실리사이드의 고온 열처리시 유발되는 응집현상을 억제시키는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of suppressing cohesion caused by high temperature heat treatment of a high melting point metal silicide.

최근 반도체장치의 신뢰성 및 전기적 특성에 밀접한 관계가 있는 금속배선 기술은 매우 중요한 기술분야의 하나로서, 특히, 반도체 소자가 초고집적화 됨에 따라 액티브(드레인/소스) 영역의 크기가 축소되고 게이트 선폭이 써브미크론(submicron) 이하로 되면서 액티브단자의 집적 저항 및 게이트 전극의 저하가 증가되므로 일반적으로 사용되고 있는 고농도의 불순물이 확산된 다결정 실리콘이나 비정질 실리콘을 전극 또는 배선에 이용하는 데에는 큰 제약이 따르고 있다.Recently, metallization technology, which is closely related to the reliability and electrical characteristics of semiconductor devices, is one of the most important technical fields. In particular, as semiconductor devices become highly integrated, the size of the active (drain / source) region is reduced and the gate line width is reduced. As submicron or less increases, the integrated resistance of the active terminal and the decrease of the gate electrode increase, and thus, there is a big limitation in using polycrystalline silicon or amorphous silicon in which a high concentration of impurities are used for the electrode or the wiring.

따라서 상기한 문제를 해결하기 위해 저항률(resistivity)이 작은 고전도도의 물질을 사용하여 게이트 전극의 면저항 및 액티브 영역의 접촉저항을 줄이는 제조기술이 개발되어 오고 있다.Therefore, in order to solve the above problem, a manufacturing technique for reducing the sheet resistance of the gate electrode and the contact resistance of the active region by using a material having a high conductivity having a low resistivity has been developed.

즉, 상기한 고전도도의 물질로는 티타늄(Ti), 텅스텐(W), 탄탈륨(Ta) 및 몰리브덴(Mo)과 같은 고융점 금속(refractory metal)이 널리 알려져 있으며, 상기 고융점 금속을 침적하여 고온 열처리하게 되며 게이트 폴리실리콘 및 비정질 실리콘이 선택적으로 실리사이드(silicide)화 되어 고융점 금속 실리사이드층의 형성이 가능해지게 된다.That is, as the material of the high conductivity, high melting point metals such as titanium (Ti), tungsten (W), tantalum (Ta), and molybdenum (Mo) are widely known, and the high melting point metals are deposited. The high temperature heat treatment is performed, and the gate polysilicon and the amorphous silicon are selectively silicided to form a high melting point metal silicide layer.

첨부 도면 제1도에 종래의 전형적인 티타늄 실리사이드 제조공정 순서도가 도시되어 있다.FIG. 1 shows a flow chart of a typical typical titanium silicide manufacturing process.

이하, 상기 도면을 참조하여 종래 방법을 살펴보면, 먼저, 제1a도에서와 같이 실리콘 기판(100)상에 게이트산화막(11) 및 다결정실리콘막(12)을 적층 형성한 후, 제1b도를 참조하면 상기 다결정실리콘막(12)상에 형성되어 있는 자연산화막(도면에서 생략됨)을 희석된 불산(HF) 용액이나 RF(Radio Frequency) 플라즈마 식각으로 제거한 후 티타늄을 침적하여 티타늄막(13)을 형성시킨다.Hereinafter, a conventional method will be described with reference to the drawings. First, as shown in FIG. 1A, a gate oxide film 11 and a polycrystalline silicon film 12 are stacked and formed on the silicon substrate 100, and then FIG. If the natural oxide film (not shown) formed on the polysilicon film 12 is removed by dilute hydrofluoric acid (HF) solution or RF (Radio Frequency) plasma etching, the titanium film 13 is deposited by depositing titanium. To form.

그 다음, 제1c도에서 처럼 RTP(Rapid thermal process) 장비를 활용한 열처리 공정(RTA공정)을 수행함으로써 다결정실리콘막(12) 상부에 티타늄 실리사이드층(14)이 형성되는 것이다.Next, as illustrated in FIG. 1C, a titanium silicide layer 14 is formed on the polysilicon film 12 by performing a heat treatment process (RTA process) using RTP (Rapid thermal process) equipment.

그러나, 다결정실리콘막과 티타늄 실리사이드 계면의 형상이 비교적 평탄하여 전극 또는 배선으로서 이용하는데 큰 문제가 없으나 후속공정의 고온 열사이클(cycle)로 인해 표면 및 입계(grain boundany) 에너지가 구동력으로 작용하여 티타늄과 실리콘의 표면 또는 입계 확산이 유발되고, 티타늄 실리사이드가 응집되는 현상이 발생되어 폴리사이드 게이트(polycide gate)의 저항이 증가되는 문제가 발생한다.However, since the shape of the polysilicon film and the titanium silicide interface is relatively flat, there is no big problem in using it as an electrode or a wiring, but the surface and grain boundany energy act as driving force due to the high temperature thermal cycle of the subsequent process. The surface or grain boundary diffusion of silicon and silicon is caused, and the titanium silicide is agglomerated to cause a problem of increasing the resistance of the polycide gate.

또 후속의 고온 열처리 공정 사이클이 빈번하고 티타늄 실리사이드막이 얇을수록 상기 티타늄 실리사이드가 응집되어 불연속적으로 존재하는 부분이 많이 발생하게 되며, 상기 불연속 부분에 있는 다결정실리콘막의 상부에 실리콘이 선택적으로 성장하여 폴리사이드 게이트의 저항은 급격히 증가하게 된다.In addition, as the subsequent high temperature heat treatment process cycle is frequent and the thinner the titanium silicide film, the titanium silicide agglomerates to generate more discontinuous portions, and silicon is selectively grown on top of the polysilicon film in the discontinuous portion. The resistance of the side gates increases rapidly.

본 출원인은 티타늄 실리사이드와 다결성실리콘(또는 비정질실리콘)의 폴리사이드 구조에서 하지막인 다결정실리콘(또는, 비정실리콘)을 고온 열처리하여 상기 하지막의 입도(grain size)를 변화시키면서 티타늄 실리사이드막의 저항특성을 영구하는 과정에서 종래기술의 문제점을 실험적으로 관찰할 수 있었으며, 하지막을 열처리하지 않고 티타늄 실리사이드막을 형성한 경우, 후속열처리, 예컨대 900℃, 질소(N2)분위기에서 30분간 열처리한 공정실험의 결과 있어서 단면 SEM사진을 첨부도면 제4a도에 나타내고 있다.The present applicant has a high temperature heat treatment of the underlying polysilicon (or amorphous silicon) in the polyside structure of titanium silicide and polysilicon (or amorphous silicon) to change the grain size of the underlying film while changing the grain size of the underlying film The problem of the prior art can be observed experimentally in the process of permanently restoring, and when the titanium silicide film was formed without heat treatment of the underlying film, subsequent heat treatment, such as 900 ° C., was performed for 30 minutes in a nitrogen (N 2 ) atmosphere. As a result, a cross-sectional SEM photograph is shown in FIG. 4A of the accompanying drawings.

이와 같이 티타늄 실리사이의 응집현상은 전술한 바와같이 열적 액티베이션(activation)을 둔화시키는 확산과정을 거치면서 유발하므로 후속 열처리 사이클의 온도가 고온일수록, 또 열처리시간이 장시간 유지될수록 현저히 나타나게 된다.As described above, the agglomeration between the titanium silicides is caused by the diffusion process of slowing the thermal activation, as described above, so that the higher the temperature of the subsequent heat treatment cycle and the longer the heat treatment time, the more prominent the heat treatment.

따라서, 본 발명은 고융점 금속 실리사이드층의 후속의 고온 열처리과정에서 응집되는 현상을 억제하기 위하여 고융점금속막의 하지막인 다결정실리콘(또는, 비정질실리콘)의 입도를 크게 성정시켜 주는 고온 열처리 공정을 추가하여 하지막의 입계 및 결정적 결함을 감소시키는 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a high temperature heat treatment process that greatly increases the particle size of polycrystalline silicon (or amorphous silicon), which is a base film of a high melting point metal film, in order to suppress the aggregation phenomenon in a subsequent high temperature heat treatment process of the high melting point metal silicide layer. In addition, it is an object of the present invention to provide a method for reducing grain boundaries and critical defects of the underlayer.

상기한 본 발명의 목적을 달성하기 위한 바람직한 공정구성의 일실시예는 실리콘 기판상에 게이트산화막 및 다결정실리콘을 순차로 적층형성하는 공정; 상기 다결정실리콘의 입도를 크게 성장시키기 위한 고온 열처리 공정; 고융점금속막을 침적시키는 공정; 열처리에 의해 고융점금속 실리사이드층을 형성시키는 공정을 구비하여 이루어진 것을 특징으로 한다.One embodiment of the preferred process configuration for achieving the above object of the present invention comprises the steps of sequentially forming a gate oxide film and polycrystalline silicon on a silicon substrate; A high temperature heat treatment process for greatly increasing the particle size of the polysilicon; Depositing a high melting point metal film; And a step of forming a high melting point metal silicide layer by heat treatment.

상기한 본 발명의 공정 구성에 의하면 고융점금속 실리사이드 형성전에 고온 열처리 공정을 통하여 다결정실리콘막(또는 비정질실리콘막)의 입도를 크게 성장시켜 내부에 존재하는 입계 및 결정결함을 감소시키고, 응집사이트(site)를 줄여서, 표면 및 입계 에너지를 감소시킴으로써 고융점 금속 실리사이드 형성후 후속의 고온 열사이클에 의해 상기 공유점 금속 실리사이드층이 응집되는 종래의 문제점을 크게 향상시킬 수 가 있다.According to the above-described process configuration of the present invention, the grain size of the polycrystalline silicon film (or the amorphous silicon film) is greatly grown through the high temperature heat treatment process before the formation of the high melting point metal silicide, thereby reducing the grain boundaries and crystal defects present therein, By reducing the surface and grain boundary energy, it is possible to greatly improve the conventional problem that the covalent point metal silicide layer is aggregated by a subsequent high temperature thermal cycle after the formation of the high melting point metal silicide.

이하, 첨부 도면 제2도를 참조하여 본 발명을 더욱 구체적으로 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to FIG. 2.

제2도는 본 발명의 방법에 의한 고융점 금속 실리사이드의 제조공정순서 단면을 도시한다.2 is a cross-sectional view of a manufacturing process sequence of the high melting point metal silicide by the method of the present invention.

먼저, 제2a도를 살펴보면 실리콘기판(200)상에 실리콘산화막, 또는 실리콘 옥시나이트라이드막(SiON)막으로 이루어진 80Å∼140Å 두께의 게이트산화막(21) 및 1000Å∼4000Å 두께의 제1다결정실리콘막(또는, 제1비정실리콘막)(22)을 순차적으로 적층 형성한다. 이때, 상기 적층막의 게이트산화막을 110Å 정도, 제1다결정실리콘막(또는 제1비정질실리콘막)은 2500Å 정도로 형성함이 바람직하다. 또 상기 제1다결정실리콘에 900℃∼980℃ 조건의 포클(POCl3) 공정으로 인(phosphorous)을 도핑(doping)하거나, 비소(As), 인(P), 붕소(B) 및 불화붕산(BF2)중의 어느 하나의 도판트(dopant)를 이용하여 이온주입하기도 한다.First, referring to FIG. 2A, a gate oxide film 21 having a thickness of 80 kV to 140 kV and a first polycrystalline silicon film having a thickness of 1000 kV to 4000 kV is formed on the silicon substrate 200, which is formed of a silicon oxide film or a silicon oxynitride film (SiON) film. (Or first amorphous silicon film) 22 is sequentially formed in a stack. In this case, it is preferable that the gate oxide film of the laminated film is formed at about 110 GPa and the first polycrystalline silicon film (or the first amorphous silicon film) is about 2500 GPa. In addition, the first polysilicon is doped with phosphorus (POCl 3 ) at 900 ° C. to 980 ° C. under conditions of fluorine, or arsenic (As), phosphorus (P), boron (B), and boric fluoride ( The dopant of any one of BF 2 ) may be used for ion implantation.

그 다음, 제2b도를 보면 상기 제1다결정실리콘막(또는, 제1비정질 실리콘막)(22)의 결정결함을 보수하고, 또 입도(grain size)를 성장시키기 위하여 질소분위기하의 800℃~1100℃ 고온로(Furnance)에서 20분~70분간 열처리하며, 바람직하게는 950℃정도의 고온로(Furnace)에서 45분 정도 고온 열처리하게 되면 입도가 성장되고 결정결함이 보수된 제2다결정실리콘막(또는, 제2비정실리콘막)(23)으로 변화되어진다. 일반적으로 폴리사이드 게이트 구조에 있어서, 고융점 금속 실리사이드의 면저항(sheet resistance)은 하지막인 다결정 실리콘막(또는 비정질실리콘막)의 침적상태에 따라서 내부에 존재하는 입계 및 결정결함의 분포 상태 또는 밀도 등으로 인해 열처리 유무에 따라 크게 변화되어진다(제3도 도면 참조). 상기 참조도면 제3도는 다결정 실리콘막의 열처리 유무에 따라 티타늄을 침적한 후 850℃ 아르곤(Ar) 분위기에서 20초간 RTA(Rapid Thermal Anneal) 공정을 실시하여 티타늄 실리사이드층을 형성한 후 900℃ 후속 열처리 시간에 다른 면저항의 변화를 나타낸 그래프이다.Next, in FIG. 2B, the temperature of 800 DEG C to 1100 under nitrogen atmosphere to repair the crystal defects of the first polysilicon film (or the first amorphous silicon film) 22 and to grow the grain size. A second polycrystalline silicon film having a heat treatment of 20 minutes to 70 minutes in a furnace at a temperature of 50 ° C., preferably having a high temperature heat treatment of about 45 minutes in a furnace at about 950 ° C., having a grain size and repairing crystal defects. Or second amorphous silicon film) 23. In general, in the polyside gate structure, the sheet resistance of the high melting point metal silicide depends on the deposition state or density of grain boundaries and crystal defects existing therein depending on the deposition state of the polycrystalline silicon film (or amorphous silicon film) that is the underlying film. Etc., it is greatly changed depending on the presence or absence of heat treatment (see FIG. 3). Referring to FIG. 3, after depositing titanium according to the heat treatment of the polycrystalline silicon film, the titanium silicide layer is formed by performing a RTA (Rapid Thermal Anneal) process for 20 seconds in an argon (Ar) atmosphere at 850 ° C., followed by 900 ° C. subsequent heat treatment time. Is a graph showing the change of sheet resistance.

이와같은 원인은 고융점 금속 실리사이드의 하부에 존재하는 실리콘(Si)의 결정립 방위가 각기 다르게 이루어지기 때문이며, 실리콘 결정립의 크기 즉, 입도가 작을 경우 결정립 방위가 제각기 다른 더 많은 실리콘 입자가 동일면적의 고융점 금속 실리사이드층과 접촉할 수 있으므로 상기 고융점 금속 실리사이드층이 그루브(groove)될 수 있는 사이트(site)를 많이 제공할 수 있다는 관점에서 이해될 수 있다.The reason for this is that the grain orientation of silicon (Si) in the lower portion of the high melting point metal silicide is different, and more silicon particles having different grain orientations having different grain orientations at the same size, i. It can be understood in view of the fact that the high melting point metal silicide layer can be contacted with the high melting point metal silicide layer, thereby providing a lot of sites that can be grooved.

그러므로 고융점 금속막의 하지막의 입도가 크고 결정결함이 적을수록 그 상부에 형성되는 고융점 금속 실리사이드막의 응집이 억제되며 나아가 열적 안정성이 우수한 고신뢰성 반도체 장치를 제공할 수 있게 된다.Therefore, the larger the particle size of the underlayer of the high melting point metal film and the smaller the crystal defects, the more the high melting point metal silicide film formed on the upper surface is suppressed, and a high reliability semiconductor device having excellent thermal stability can be provided.

그 다음 제2c도를 보면 상기 제2다결정실리콘막(23)위에 고융점금속막(24)을 예컨대 티타늄 또는 텅스턴 또는 탄탈륨 또는 몰리브덴 및 코발트(Co)중의 어느 하나를 이용하여 200Å~700Å 두께로 침적 형성시키며 좋기로는 약 500Å정도 두께가 바람직하다.Next, as shown in FIG. 2C, the high melting point metal film 24 is formed on the second polycrystalline silicon film 23 by using any one of titanium, tungsten, tantalum, molybdenum, and cobalt (Co). It is preferred to form a deposit and preferably about 500 mm thick.

이때, 상기 고융점 금속막(24)의 침적 전처리 공정으로 순수 : 불산(HF)=100 : 1의 불산용액에서 120초 담그고(dipping), 약 50Å 정도의 산화막을 식각하기 위해 RF플라즈마 식각, 또는 ECR(Electron Cyclotron Resonance)식각을 실시하게 된다.At this time, in the deposition pretreatment process of the high melting point metal film 24, dipping 120 seconds in a hydrofluoric acid solution of pure water: hydrofluoric acid (HF) = 100: 1, RF plasma etching to etch an oxide film of about 50 kPa, or ECR (Electron Cyclotron Resonance) etching is performed.

이어서, 제2d도와 같이 800℃~900℃의 온도와, 아르곤(Ar) 분위기의 로(Furnace)에서 20초~40초로 RTA공정을 실시하며, FA(Furnace Anneal)공정의 경우 10분~120분정도 실시하면 고사반응을 일으켜 고융점 금속 실리사이드층(25)이 형성된다.Subsequently, RTA process is performed for 20 seconds to 40 seconds at a temperature of 800 ° C to 900 ° C and an argon (Ar) atmosphere as shown in FIG. 2D. In the case of FA (Furnace Anneal) process, 10 minutes to 120 minutes If it is carried out to a degree, it will cause a deadening reaction to form a high melting point metal silicide layer 25.

상기한 본 발명의 방법에 의하면 후속의 고온 열처리 과정후에도 첨부도면 제4b도에서 보이는 SE단면 사진에서와 같이 고융점 금속 실리사이드층의 응집현상이 억제되고 면저항이 증가되는 것을 방지할 수가 있으며 열적 안정성이 우수한 고 신뢰성의 반도체 장치를 제공할 수 있다.According to the method of the present invention described above, even after the subsequent high temperature heat treatment process, as shown in the cross-sectional view of the SE section shown in FIG. 4B, the aggregation phenomenon of the high melting point metal silicide layer can be suppressed, and the sheet resistance can be prevented from increasing, and the thermal stability is improved. An excellent high reliability semiconductor device can be provided.

Claims (14)

고융점 금속 실리사이드층이 후속의 고온 열사이클 과정에서 열화되는 현상을 억제시키는 방법으로 고융점 금속막의 하지막을 열처리하여 하지막의 입도를 크게하고 입계 및 결정 결함을 감소시키는 것을 특징으로 하는 반도체 장치의 제조방법.Fabrication of a semiconductor device characterized by increasing the particle size of the underlying film and reducing grain boundaries and crystal defects by heat treating the underlying film of the high melting point metal film as a method of suppressing the phenomenon of the high melting point metal silicide layer deteriorating in a subsequent high temperature heat cycle process. Way. 제1항에 있어서, 상기 고융점 금속막은 티타늄, 또는 탄탈륨, 또는 텅스텐, 또는 몰리브덴 및 코발트 가운데의 어느 하나를 이용하여 침적 형성된 막인 것을 특징을 하는 반도체 장치의 제조방법.The method of claim 1, wherein the high melting point metal film is a film formed by depositing titanium, tantalum, or tungsten, or one of molybdenum and cobalt. 제1항에 있어서, 상기 하지막은 다결정실리콘, 또는 비정질실리콘의 어느 하나를 이용하여 침적 형성된 막인 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the base film is a film formed by depositing either polycrystalline silicon or amorphous silicon. 제3항에 있어서, 상기 하지막에 포클(POCl3) 공정으로서 인을 도핑하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 3, wherein the underlying film is doped with phosphorus as a POCl 3 process. 제3항에 있어서, 상기 하지막에 비소, 인, 붕소, 불화붕소(BF2) 등의 도펀트를 이온 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 3, wherein a dopant such as arsenic, phosphorus, boron, or boron fluoride (BF 2 ) is ion-implanted into the base film. 제4항 또는 제5항의 어느 한항에 있어서, 상기 하지막의 열처리는 RTA(Rapid Thermal Anneal) 공정으로 1회 이상 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to any one of claims 4 and 5, wherein the heat treatment of the underlayer is performed at least once by a rapid thermal annealing (RTA) process. 제6항에 있어서, 상기 RTA공정은 질소분위기의 800℃~1100℃의 고온도에서 20분~70분간 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 6, wherein the RTA step is performed at a high temperature of 800 ° C to 1100 ° C in a nitrogen atmosphere for 20 minutes to 70 minutes. 제1항에 있어서, 상기 고융점 금속 침적 공정 직전에 자연산화막 제거를 위한 전처리 공정이 더 추가되는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 1, further comprising a pretreatment step for removing the native oxide layer immediately before the high melting point metal deposition step. 제8항에 있어서, 상기 전처리 공정은 희석된 불산용액에 담그는 공정과 RF플라즈마 식각 또는 ECR 식각공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 8, wherein the pretreatment is performed by dipping in dilute hydrofluoric acid and RF plasma etching or ECR etching. 고융점 금속 실리사이드층이 후속의 고온 열사이클 과정에서 열화되는 현상을 억제하는 방법에 있어서, 실리콘 기판상에 게이트 산화막 및 다결정 실리콘을 순차로 적층형성하는 공정; 상기 다결정 실리콘의 입도를 크게 성장시키기 위한 고온 열처리 공정; 고융점 금속막을 침적시키는 공정; 열처리에 의해 고융점 금속 실리사이드층을 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.CLAIMS 1. A method for suppressing a phenomenon in which a high melting point metal silicide layer is degraded in a subsequent high temperature heat cycle process, the method comprising: sequentially forming a gate oxide film and polycrystalline silicon on a silicon substrate; A high temperature heat treatment process for greatly increasing the grain size of the polycrystalline silicon; Depositing a high melting point metal film; A method of manufacturing a semiconductor device, comprising the step of forming a high melting point metal silicide layer by heat treatment. 제10항에 있어서, 상기 게이트 산화막은 실리콘 산화막 또는 실리콘옥시나이트라이드막의 어느 하나로 형성된 막인 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 10, wherein the gate oxide film is a film formed of either a silicon oxide film or a silicon oxynitride film. 제10항에 있어서, 상기 고융점 금속 실리사이드층을 형성하는데 있어서, RTA공정, 또는 FA공정의 어느 하나를 이용하여 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.The method for manufacturing a semiconductor device according to claim 10, wherein the high melting point metal silicide layer is formed by using one of an RTA process and a FA process. 제12항에 있어서, 상기 RTA공정은 아르곤 분위기, 800℃~900℃의 온도에서 20초~40초간 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 12, wherein the RTA process is performed for 20 seconds to 40 seconds in an argon atmosphere at a temperature of 800 ° C to 900 ° C. 제12항에 있어서, 상기 FA공정은 RTA공정과 동일 조건의 온도에서 10분~120분간 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 12, wherein the FA process is performed at a temperature of the same conditions as that of the RTA process for 10 minutes to 120 minutes.
KR1019920009909A 1992-06-08 1992-06-08 Fabricating method of semiconductor KR950006974B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920009909A KR950006974B1 (en) 1992-06-08 1992-06-08 Fabricating method of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920009909A KR950006974B1 (en) 1992-06-08 1992-06-08 Fabricating method of semiconductor

Publications (2)

Publication Number Publication Date
KR940001270A KR940001270A (en) 1994-01-11
KR950006974B1 true KR950006974B1 (en) 1995-06-26

Family

ID=19334356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009909A KR950006974B1 (en) 1992-06-08 1992-06-08 Fabricating method of semiconductor

Country Status (1)

Country Link
KR (1) KR950006974B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477826B1 (en) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 Method for forming conductive film of polyside structure
KR100448859B1 (en) * 1997-12-31 2004-12-30 주식회사 하이닉스반도체 Gate electrode formation method of semiconductor device
KR100443794B1 (en) * 2001-12-26 2004-08-09 주식회사 하이닉스반도체 Method of forming a gate in semiconductor device

Also Published As

Publication number Publication date
KR940001270A (en) 1994-01-11

Similar Documents

Publication Publication Date Title
US6777275B1 (en) Single anneal for dopant activation and silicide formation
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
US5849634A (en) Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
KR0144649B1 (en) Method for selective formation of silicide films of semiconductor device
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
JP3045946B2 (en) Method for manufacturing semiconductor device
US5712181A (en) Method for the formation of polycide gate in semiconductor device
US6521515B1 (en) Deeply doped source/drains for reduction of silicide/silicon interface roughness
US7087111B2 (en) Method of forming a refractory metal silicide
US5079617A (en) Multiple layer electrode structure for semiconductor device and method of manufacturing thereof
US6121138A (en) Collimated deposition of titanium onto a substantially vertical nitride spacer sidewall to prevent silicide bridging
US6274470B1 (en) Method for fabricating a semiconductor device having a metallic silicide layer
KR950006974B1 (en) Fabricating method of semiconductor
KR950003233B1 (en) Semiconductor device having double silicide structure and fabricating method thereof
KR0161380B1 (en) Transistor of semiconductor device and their manufacturing method
US5731226A (en) Low temperature method of manufacturing epitaxial titanium silicide
KR950009283B1 (en) Fabricating method of semiconductor device
KR100743618B1 (en) Gate of semiconductor and method for manufacturing the same
US5144393A (en) Structure for a PSD type field effect transistor
KR100631937B1 (en) Method for forming tungsten gate
JP3033526B2 (en) Method for manufacturing semiconductor device
KR100282436B1 (en) Method for manufacturing of semiconductor device
KR100458121B1 (en) Method for making silicide of semiconductor
JP2900897B2 (en) Method for manufacturing semiconductor device
KR950005266B1 (en) Semiconductor device and manufacturing device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010508

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee