KR950005050B1 - Code generator - Google Patents
Code generator Download PDFInfo
- Publication number
- KR950005050B1 KR950005050B1 KR1019920003317A KR920003317A KR950005050B1 KR 950005050 B1 KR950005050 B1 KR 950005050B1 KR 1019920003317 A KR1019920003317 A KR 1019920003317A KR 920003317 A KR920003317 A KR 920003317A KR 950005050 B1 KR950005050 B1 KR 950005050B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- data
- code
- unit
- memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
제1도는 본 발명에 따른 코드 발생기의 블록도.1 is a block diagram of a code generator in accordance with the present invention.
제2도는 제1도중 제어부(100)의 구체 회로도.2 is a detailed circuit diagram of the control unit 100 in the first diagram.
제3도는 본 발명의 일실시예에 따른 동작 타이밍도.3 is an operation timing diagram according to an embodiment of the present invention.
본 발명은 가변장 코딩(variable Length coding)으로 인하여 생성되는 가변장 코드를 일정 길이단위로 변환시키기 위한 코드 발생기에 관한 것으로, 특히 데이터의 고속 처리에 적합한 코드 발생기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a code generator for converting a variable length code generated by variable length coding into a predetermined length unit, and more particularly, to a code generator suitable for high-speed processing of data.
전형적으로 개시되어 있는 영상신호 처리장치(예를들면; 디지털 TV 및 VTR시스템, CD-ROM, HDTV등)등에서는 정지영상(still video) 또는 동영상을 압축하여 전송하거나 저장하기 위해 호프만 코딩(Huffman coding)을 행하고 있다.Typically disclosed video signal processing devices (e.g., digital TV and VTR systems, CD-ROMs, HDTVs, etc.) Huffman coding to compress or transmit still video or moving pictures ).
이러한 호프만 코딩은 가변장 코딩의 일종이며, 통상적으로 이산여현 변환(DCT)과 양자화 이후에 행하여지는 코딩이다.Such Hoffman coding is a type of variable length coding, and is usually coded after discrete cosine transform (DCT) and quantization.
상기 호프만 코딩에 의해 생성되는 변환영역 상의 영상데이타는 원래의 영상의 복잡도에 따라 가변길이를 갖는 가변장 코드이다.The image data on the transform region generated by the Hoffman coding is a variable length code having a variable length according to the complexity of the original image.
이러한 가변장 코드를 기록매체(예를들면; IC카드, 자기테이프 또는 자기디스크)상에 기록하기 위해서는 일정한 길이를 갖는 코드로 변환시킨 다음 기록하여야 할 필요가 있게 된다.In order to record such variable length codes on a recording medium (e.g., IC card, magnetic tape or magnetic disk), it is necessary to convert them into codes having a certain length and then record them.
종래에는 호프만 코딩후 생성되어지는 가변장 코드를 일정한 길이단위의 코드로 변환하기 위해 시프트 레지스터(shift Register)등으로 이루어진 코드 발생기를 채용해 왔다.Conventionally, a code generator composed of a shift register or the like has been employed to convert a variable-length code generated after Huffman coding into a code having a fixed length unit.
상기의 시프트 레지스터로 이루어진 코드 발생기는 근본적으로 고속 처리에 적합하지 못하며, 처리 데이터의 양이 많을수록 데이터의 유실 확률이 커지는 단점을 안고 있었다. 이러한 현상은 60k bps(bit per second)급 이상의 영상 부호화기에서 수십메가 이상의 높은 클럭 주파수로 일정길이 단위(예를들어; 8비트)를 처리해야 할 경우에 현저히 나타나는데, 그 이유는 시프트 레지스터의 특성상 높은 클럭 주파수에 충분한 동작을 기대할 수 없는 것이 포함되어 있다.The code generator composed of the shift register was not suited for the high-speed processing, and the larger the amount of processed data, the greater the probability of data loss. This phenomenon is remarkable when a certain length unit (eg, 8 bits) needs to be processed at a high clock frequency of several tens of megabytes or more in an image encoder of 60 k bps (bit per second) or higher, because of the characteristics of the shift register. This includes not being able to expect enough operation for the clock frequency.
따라서 본 발명의 목적은 데이터의 고속 처리에 적합한 코드 밞생기를 제공함에 있다.It is therefore an object of the present invention to provide a code generator suitable for high speed processing of data.
본 발명의 또다른 목적은 고속 동작에서도 데이터의 안정성을 기할 수 있는 일정길이 단위 변환용 코드발생기를 제공함에 있다.It is still another object of the present invention to provide a code generator for converting a predetermined length unit to ensure stability of data even at high speed.
상기의 목적을 달성하기 위한 본 발명의 양태에 따르면, 가변장코드를 입력 어드레스중 상위입력 어드레스로서 수신하며, 상기 상위 입력 어드레스 하나에 대하여 인가되는 하위 어드레스의 조합비트수 만큼의 코드값을 미리 저장하고 있는 제1불휘발성 메모리 및 상기 제1불휘발성 메모리의 상기 코드값들에 대한 코드길이 데이터를 저장하고 상기 입력 어드레스에 대응하여 상기 코드길이 데이터를 출력하는 제2불휘방성 메모리를 가지는 메모리부와; 상기 메모리부에 연결되며, 상기 제2불휘발성 메모리에서 출력되는 코드길이 데이터, 인가되는 메인클럭 및 리셋신호를 논리조합하여, 상기 하위 어드레스를 상기 메모리부에 제공하며 상기 가변장코드를 일정길이단위로 변환 제어하기 위한 멀티플렉싱 선택신호 및 출력클럭을 생성하는 제어부와; 상기 제1불휘발성 메모리의 출력단에 제1입력단이 연결되고, 각기 제1,2지연된 출력라인에 제2,3입력단이 연결되어 상기 제어부의 상기 선택신호에 응답하여 일정한 비트의 데이터를 출력하는 멀티플렉서부와; 상기 멀티플렉서부에 연결되어, 상기 인가되는 메인클럭에 응답하여 상기 멀티플렉서의 출력 테이타를 지연하여 출력하는 제1지연부와; 상기 제1불휘발성 메모리의 출력단에 연결되며, 상기 인가되는 메인클럭에 응답하여 상기 제1불휘발성 메로리의 출력 데이터를 지연하여 출력하는 제2지연부와; 상기 제1지연부의 출력단에 연결되어 상기 제1지연출력된 일정한 비트의 데이터를 상기 제어부의 상기 출력클럭에 응답하여 최종적으로 출력하는 출력 래치부가 회로적으로 마련된다.According to an aspect of the present invention for achieving the above object, a variable long code is received as an upper input address among the input addresses, and the code value of the number of combination bits of the lower addresses applied to one upper input address is stored in advance. A memory unit having a first nonvolatile memory and a second non-anisotropic memory for storing code length data of the code values of the first nonvolatile memory and outputting the code length data corresponding to the input address; ; The code length data coupled to the memory unit, the code length data output from the second nonvolatile memory, an applied main clock, and a reset signal are logically combined to provide the lower address to the memory unit, and the variable length code is a predetermined length unit. A controller configured to generate a multiplexing selection signal and an output clock for controlling conversion into a subfield; A first input terminal is connected to an output terminal of the first nonvolatile memory, and a second and third input terminals are respectively connected to first and second delayed output lines to output a predetermined bit of data in response to the selection signal of the controller. Wealth; A first delay unit connected to the multiplexer unit and delaying output data of the multiplexer in response to the applied main clock; A second delay unit connected to an output terminal of the first nonvolatile memory and delaying output data of the first nonvolatile memory in response to the applied main clock; An output latch unit is connected to an output terminal of the first delay unit and finally outputs a predetermined bit data output in response to the output clock of the controller.
이하 본 발명의 구성을 첨부도면을 참조하여 설명한다.Hereinafter, the configuration of the present invention will be described with reference to the accompanying drawings.
제1도는 본 발명에 따른 코드 발생기의 블록도로서, 입력단(IN)에 입력되는 데이터는 호프만 코딩 되어진 결과에 따른 가변장 데이터인데, 상기 가변장 데이터는 메인클럭(MCLK)에 응답하는 입력 래치부(20)에 의해 래치 출력된다.1 is a block diagram of a code generator according to an embodiment of the present invention, in which data input to an input terminal IN is variable length data according to Huffman coded results, and the variable length data is an input latch unit responsive to a main clock MCLK. The latch is output by 20.
상기 입력 래치부(20)에서 출력되는 상기 가변장 데이터는 상기 입력 어드레스와 동일한 의미를 갖는다.The variable length data output from the input latch unit 20 has the same meaning as the input address.
상기 입력 어드레스를 입력하는 제1메모리(30) 및 제2메모리(31)는 불휘발성인 롬(ROM)으로 각기 구성되면 상기 메모리부에 포함된다.The first memory 30 and the second memory 31 for inputting the input address are included in the memory unit when each of the nonvolatile ROM is configured.
또한, 제어부(100)는 상기 제어부에 대응되며, 멀티플렉서(40) 및 제1-2지연부(50,51), 출력래치부(60)는 상기한 각부에 대응되어 해당 기는을 수행한다.In addition, the control unit 100 corresponds to the control unit, the multiplexer 40, the first-second delay units 50 and 51, and the output latch unit 60 correspond to each of the above-described units to perform the corresponding flag.
제2도는 상기 제1도중 제어부(100)의 구체회로도로서, 상기 리셋신호에 의해 리셋되며, 상기 코드길이 데이터를 상기 메인클럭에 응답하여 각기 래치하기 위한 제1-4플립플롭(F1,F2,F3,F4)과, 면기 제1-4플립플롭(F1-F4)에 연결되어 상기 선택신호 및 출력 클럭을 생성하기 위한 다수의 논리 게이트(AND1-AND19,OR1-OR4,INV1-INV2)로 구성되어 있다.FIG. 2 is a detailed circuit diagram of the controller 100 of the first diagram, and is reset by the reset signal and includes first to fourth flip flops F1 and F2 for latching the code length data in response to the main clock. F3 and F4 and a plurality of logic gates AND1-AND19, OR1-OR4, and INV1-INV2, which are connected to the facets 1-4 flip-flops F1-F4 to generate the selection signal and the output clock. It is.
제3도는 본 발명의 일실시예에 따른 동작 타이밍도로서, 제1도의 참조부호와 동일한 부호를 부여하여 실시예에 따른 입력 및 출력에 대한 동작 타이밍 관계를 나타낸 것이다.FIG. 3 is an operation timing diagram according to an embodiment of the present invention, and shows an operation timing relationship with respect to the input and output according to the embodiment by attaching the same reference numerals to those of FIG. 1.
이하 본 발명을 상술한 구성에 의거 동작의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the operation based on the above-described configuration of the present invention will be described in detail.
제1도를 참조하면, 입력 래치부(20)의 출력인 입력 어드레스는 상기 가변장코드인데, 출력 래치부(60)에서 일정길이 단위(예를들어 8비트)의 출력코드를 얻기 위해서는 제1-2메모리(30,31) 및 제어부(100), 멀티플렉서부(40), 제1-2지연부(50,51)가 필요하게 된다.Referring to FIG. 1, an input address that is an output of the input latch unit 20 is the variable length code. In order to obtain an output code of a predetermined length unit (for example, 8 bits) from the output latch unit 60, the first input address may be used. 2 memory (30,31), control unit 100, multiplexer unit 40, 1-2 delay unit (50, 51) is required.
먼저, 상기 제1메모리(30)는 하나의 입력 어드레스에 대하여 8가지(8비트 길이 단위일 경우)의 경우값들을 미리 저장하고 있으며, 여기서 상기 입력 어드레스는 상위 어드레스 8비트(3:A)와 하위 어드레스 3비트(0:2)로 나뉘어 각기 입력된다.First, the first memory 30 previously stores eight values (in the case of an 8-bit length unit) with respect to one input address, wherein the input address corresponds to the upper address 8 bits (3: A). The lower address is divided into 3 bits (0: 2) and input respectively.
상기 상위 어드레스는 상기 입력 래치부(20)에서 출력되는 어드레스이고, 하위 어드레스는 상기 제어부(100)에서 출력되는 어드레스이다.The upper address is an address output from the input latch unit 20, and the lower address is an address output from the control unit 100.
따라서, 상기 제1메모리(30) 및 제2메모리(31)에 저장되어 있는 코드값 및 코드길이의 예를 보이면, 표-1과 같이 나타난다.Accordingly, an example of code values and code lengths stored in the first memory 30 and the second memory 31 is shown in Table-1.
[표 1]TABLE 1
. .
상기 표-1에 나타난 바와같이, 제1메모리(30)에 상기 코드값들이 상위 어드레스에 대응하여 8개씩 저장되어 있으며, 제2메모리(31)는 그 해당 어드레스에 따른 코드값의 순수 데이터 갯수를 저장하고 있는데, 독출시에는 출력단(RN)으로 상기 표-1의 코드길이 데이터를 제어부(100)의 입력단(LEN)으로 제공하게 된다.As shown in Table 1, eight code values are stored in the first memory 30 corresponding to the upper address, and the second memory 31 stores the pure data number of the code values corresponding to the corresponding addresses. In reading, the code length data of Table-1 is provided to the input terminal LEN of the controller 100 as an output terminal RN.
즉, 상기 제2메모리(31)에는 상기 제1메모리(30)의 각 코드값들의 순수한 비트 데이터의 갯수가 들어 있는 것이다.That is, the second memory 31 contains the number of pure bit data of each code value of the first memory 30.
상기 제어부(100)는 상기 제2메모리(31)로부터 인가되는 상기 코드길이 데이터 Len(0:3)에 응답하여 상기 제1-2메모리(30,31)의 어드레스 입력단(A2)으로 상기 하위 어드레스 ADDR(0:2)를 인가하며, 일정 길이 단위의 코드를 발생시키기 위한 선택신호(S1,S2) 및 출력(WCLK)을 생성하여 출력단(S14,WCLK)에 인가한다.The controller 100 transmits the lower address to the address input terminal A2 of the first-memory memories 30 and 31 in response to the code length data Len (0: 3) applied from the second memory 31. ADDR (0: 2) is applied, and select signals S1 and S2 and output WCLK for generating codes having a predetermined length unit are applied to output terminals S14 and WCLK.
상기 제어부(100)의 상세 구성은 제2도에 나타나 있는데, 이를 설명한다.A detailed configuration of the controller 100 is shown in FIG. 2, which will be described.
제1-4플립플롭(F1-F4)은 D-플립플롭으로 구성되며 각각의 입력단(D)으로는 상기 코드길이 데이터(여기서는 예를들어 4비트) 라인이 각기 연결되나. 또한 각각의 클럭단에는 상기 메인클럭(MCLK)이 제공되며, 리셋단(RESET)이 서로 연결되어 있다.The first to fourth flip-flops F1 to F4 are configured as D-flip flops, and the code length data (for example, 4 bits) lines are connected to each input terminal D, respectively. In addition, each clock stage is provided with the main clock MCLK, and a reset stage RESET is connected to each other.
따라서, 상기 제1-4플립플롭(F1-F4)의 각각의 출력라인(E,D,C,B)에 나타나는 모든 경우의 데이터 논리 및 각각의 게이트들(OR1-OR3, AND2-AND4, AND5-AND18)의 출력라인(f-h,i-k,s4,S11-S27)에 나타나는 데이터 논리는 하기의 표-2와 같이 정리 되어진다.Accordingly, data logic and gates OR1-OR3, AND2-AND4, and5 in all cases appearing in the respective output lines E, D, C, and B of the first to fourth flip-flops F1 to F4. The data logic appearing on the output lines (fh, ik, s4, S11-S27) of -AND18 is summarized as shown in Table-2 below.
[표 2]TABLE 2
상기 표-2에 따라서 생성되는 선택신호(S14)는 제1도의 라인(S1,S2)을 통해 멀티플렉서부(40)의 선택단(S)에 인가된다.The selection signal S14 generated according to Table 2 is applied to the selection terminal S of the multiplexer 40 through the lines S1 and S2 of FIG.
여기서 상기 멀티플레서(40)는 상용화 되어 있는 4:1 멀티플렉서 8개로써 조합하여 구성할 수 있으며, 이 경우 각기의 입력단 하나는 연결하지 않는다. 각각의 멸티플렉서의 선택단에는 상기 선택신호(S14)중 2신호가 입력 되도록 함은 물론이다.Here, the multiplexer 40 may be configured by combining eight commercially available 4: 1 multiplexers. In this case, one input terminal of each multiplexer 40 is not connected. Of course, two signals of the selection signal S14 are input to the selection terminal of each of the halt multiplexers.
그리고 맨 마지막의 멀티플렉서의 선택단을 접지시키는 것이 바람직하다. 상기 멀티플렉서부(40)는 상기 선택단(S)에 인가되는 선택신호에 의해 8비트 단위의 데이터를 출력할 수 있게 되는데, 이에 대한 설명은 다음과 같다. 예를들어 초기에, 상기 멀티플렉서부(40)의 입력라인 Val(0:7)에 제공되는 데이터의 유효비트수(길이)가 예를들어 8보다 작으면 제1지연부(50)는 8보다 작은 비트수를 가지는 데이터를 상기 메인클럭에 의해 지연하고, 이 지연된 데이터는 다시 상기 멀티플렉서부(40)의 입력단(D2)에 제공된다. 따라서, 그 이후에 상기 입력단 Val(0:7)에 인가되는 데이터와 상기 지연된 데이터는 선택신호에 의해 동작되는 상기 멀티플렉서부(40)에 의해 합해져서 8비트의 데이터로 출력될 수 있게 된다.And it is desirable to ground the selection terminal of the last multiplexer. The multiplexer unit 40 may output data in units of 8 bits by a selection signal applied to the selection terminal S, which will be described below. For example, initially, if the number of valid bits (length) of data provided to the input line Val (0: 7) of the multiplexer section 40 is less than eight, for example, the first delay section 50 is less than eight. The data having a small number of bits is delayed by the main clock, and the delayed data is provided to the input terminal D2 of the multiplexer unit 40 again. Therefore, after that, the data applied to the input terminal Val (0: 7) and the delayed data can be combined by the multiplexer unit 40 operated by the selection signal and output as 8-bit data.
또한, 8비트 보다 클 경우에는 나머지의 데이터가 상기 제2지연부(51)에 의해 지연된 후 상기 멀티플렉서부(40)의 입력단(D3)으로 인가된다. 따라서, 그 이후에 인가되는 데이터와 상기 지연된 데이터는 8비트로 되어져 출력되는 것이다.In addition, when larger than 8 bits, the remaining data is delayed by the second delay unit 51 and then applied to the input terminal D3 of the multiplexer unit 40. Therefore, the data to be applied thereafter and the delayed data are output as 8 bits.
따라서, 상기 제어부(100)는 상기 멀티플렉서(40)의 입력라인(Val,D2,D3)이 소정비트 단위 (8비트)로써 입력될 경우에만, 상기 출력클럭(WCLK)을 상기 출력 래치부(60)에 인가하여, 상기 출력 래치부(60)가 8비트 단위의 코드를 출력단(out)으로 출력하도록 한다.Therefore, the control unit 100 sets the output clock WCLK only when the input lines Val, D2, and D3 of the multiplexer 40 are input in predetermined bit units (8 bits). ), So that the output latch unit 60 outputs an 8-bit unit code to the output (out).
이를 설명하기 위해 제1도와 관련하여 제3도를 참조 설명한다.To explain this, reference is made to FIG. 3 with respect to FIG.
제1도의 각부로 인가되는 메인클럭(MCLK)의 입상 시점(라이징에지 포인트)에서 8비트의 상위 어드레스(ADDR)와 3비트의 하위 어드레스(ADDR)가 상기 제1-2메모리(30-31)로 인가되면, 제1메모리(30)의 출력단(CV)에는 독출된 코드값이 제3도의 Val(0:7),Val(8:F)와 같이 출력된다.At the time of standing (rising edge point) of the main clock MCLK applied to each part of FIG. 1, the 8-bit upper address ADDR and the 3-bit lower address ADDR are stored in the 1-2 memory 30-31. When applied to, the read code values are output to the output terminal CV of the first memory 30 as Val (0: 7) and Val (8: F) of FIG.
이 경우 상기 제어부(100)로 입력되는 코드길이 데이터가 제3도의 Len(0:3)과 같이 나타나면, 상기 제엉부(100)에서 출력되는 상기 하위 어드레스는 제3도의 상기 ADDR(0:2)와 같고, 멀티플렉서(40)의 선택단(S)에는 S1(1:7) 및 S2(1:7)이 각각 인가된다.In this case, if the code length data inputted to the controller 100 appears as Len (0: 3) of FIG. 3, the lower address outputted from the controller 100 is the ADDR (0: 2) of FIG. 3. The same as S1 (1: 7) and S2 (1: 7) are applied to the selection stage S of the multiplexer 40, respectively.
따라서, 상기 멀티플렉서(40)의 입력라인(D2,D3)에는 제3도의 D2(0:7) 및 (0:7)이 나타나고 출력라인(D1)에는 D1(0:7)이 출력되어 짐을 알 수 있다.Accordingly, it is understood that D2 (0: 7) and (0: 7) of FIG. 3 are displayed on the input lines D2 and D3 of the multiplexer 40 and D1 (0: 7) is output to the output line D1. Can be.
이때 상기 제2도의 라인(W)에는 상기 제3도의 라이트클럭(W)이 발생하고 앤드게이트(AND19)에 의해 상기 출력클럭(WCLK)이 상기 제1도의 출력 래치부(60)의 래치 클럭으로 인가된다.At this time, the light clock W of FIG. 3 is generated in the line W of FIG. 2 and the output clock WCLK is generated by the AND gate AND19 as the latch clock of the output latch unit 60 of FIG. Is approved.
따라서, 상기 출력 래치부(60)의 출력라인(0)에는 상기 제3도의 0(0:7)과 같은 8비트 길이단위의 코드가 발생도어 출력단(out)으로 출력된다.Accordingly, an 8-bit length code such as 0 (0: 7) of FIG. 3 is output to the output door 0 of the output latch unit 60.
상술한 설명에서와 같이 예를들어 5비트에 대응하는 입력이 있을 경우에 상기 제어부(100)는 3비트가 더 들어올때 까지 기다렸다가 8비트로 만들어 상기 출력 래치부(60)에 출력클럭을 인가함을 알 수 있게 된다.For example, when there is an input corresponding to 5 bits as described in the above description, the controller 100 waits for 3 more bits to enter 8 bits to apply an output clock to the output latch unit 60. You will know.
그러므로, 본 발명은 기존과 같이 시프트 레지스터의 지연에 의해 일정한 코드길이 단위를 출력시키는 것보다 고속동작되어 지므로 데이터의 유실 확률이 현저히 개선된다.Therefore, since the present invention operates at a higher speed than outputting a constant code length unit due to the delay of the shift register as before, the probability of data loss is remarkably improved.
상술한 바와 같이 본 발명은 데이터의 고속처리시에 데이터의 안정성을 도모하여, 데이터의 유실을 방지하는 이점을 지닌다.As described above, the present invention has the advantage of preventing the loss of data by achieving stability of the data at the time of high-speed data processing.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003317A KR950005050B1 (en) | 1992-02-29 | 1992-02-29 | Code generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003317A KR950005050B1 (en) | 1992-02-29 | 1992-02-29 | Code generator |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930018868A KR930018868A (en) | 1993-09-22 |
KR950005050B1 true KR950005050B1 (en) | 1995-05-17 |
Family
ID=19329767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920003317A KR950005050B1 (en) | 1992-02-29 | 1992-02-29 | Code generator |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950005050B1 (en) |
-
1992
- 1992-02-29 KR KR1019920003317A patent/KR950005050B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930018868A (en) | 1993-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5627917A (en) | Variable length coding system having a zig-zag FIFO for selectively storing each data coefficient and zero-run count | |
US6014095A (en) | Variable length encoding system | |
KR0185592B1 (en) | Coding and decoding apparatus of variable length data | |
US5181031A (en) | Method and apparatus for decoding huffman codes by detecting a special class | |
US5706001A (en) | Run-length decoding apparatus for use in a video signal decoding system | |
JPH0211064B2 (en) | ||
US5304995A (en) | Variable lengthcoding apparatus and variable length decoding apparatus | |
JP4057650B2 (en) | Sliding window data compression system with large gap | |
KR960016539A (en) | Variable length decoding device using relative structure | |
US4631586A (en) | Digital raster timing encoder/decoder | |
US4955061A (en) | Method and apparatus for processing an image signal | |
EP0229379A2 (en) | Digital picture signal coding/decoding circuit | |
US5305111A (en) | Run length encoding method and system | |
US6091856A (en) | Picture encoding device for compressing picture data | |
KR950005050B1 (en) | Code generator | |
US3984833A (en) | Apparatus for encoding extended run-length codes | |
US5689254A (en) | Decoding circuit for runlength codes | |
US4739308A (en) | Method for the formatting and unformatting of data resulting from the encoding of digital information using a variable length code and a device for using this method | |
US4086620A (en) | Processor for increasing the run-length of facsimile data | |
JPS59117864A (en) | System for controlling data compression and expansion | |
US5736945A (en) | Circuit for zero-run developing RUN/LEVEL sets and method for zero-run developing the same | |
KR100238733B1 (en) | Circuit and method for transforming scanning having data packing function of mpeg decoder | |
KR0152035B1 (en) | Method and apparatus of variable length decode | |
KR0180666B1 (en) | Data conservation apparatus of vlc | |
JPH0116071B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030512 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |