KR950002609Y1 - Spot protecting circuit for monitor - Google Patents

Spot protecting circuit for monitor Download PDF

Info

Publication number
KR950002609Y1
KR950002609Y1 KR92019704U KR920019704U KR950002609Y1 KR 950002609 Y1 KR950002609 Y1 KR 950002609Y1 KR 92019704 U KR92019704 U KR 92019704U KR 920019704 U KR920019704 U KR 920019704U KR 950002609 Y1 KR950002609 Y1 KR 950002609Y1
Authority
KR
South Korea
Prior art keywords
transistor
output
amplifier
collector
spot
Prior art date
Application number
KR92019704U
Other languages
Korean (ko)
Other versions
KR940011337U (en
Inventor
이형수
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92019704U priority Critical patent/KR950002609Y1/en
Publication of KR940011337U publication Critical patent/KR940011337U/en
Application granted granted Critical
Publication of KR950002609Y1 publication Critical patent/KR950002609Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/648—Video amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Receiver Circuits (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

모니터의 스포트(Spot) 제거회로Spot removal circuit of monitor

제1도는 종래 모니터의 알지비(R, G, B) 증폭회로도.1 is a diagram illustrating amplification circuits of R, G and B of a conventional monitor.

제2도는 제1도에 있어서, 제1증폭부 및 콘트라스트제어부의 상세회로도.FIG. 2 is a detailed circuit diagram of the first amplifier and contrast controller in FIG.

제3도는 본고안 모터의 스포트(spot) 제거회로.3 is a spot elimination circuit of the present motor.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 콘트라스트제어부 2 : 제1증폭부1: Contrast Control Unit 2: First Amplifier Unit

3 : 제2증폭부 4 : 동기신호발생부3: second amplifier 4: synchronization signal generator

5 : 리미터(Limiter) 6 : 스포트(Stot)제거부5: Limiter 6: Spot Removal

11 : 전류레퍼런스부 12 : 정전압부11 current reference unit 12 constant voltage unit

13 : 차동증폭부 14 : 바이어스회로13 differential amplifier 14 bias circuit

15 : 전압레벨제어부 OP1: 연산증폭기15: voltage level control unit OP 1 : operational amplifier

Q1-Q12, Qm1-Qm10: 트랜지스터 Ib1, Ib2: 전류원Q 1 -Q 12 , Qm 1 -Qm 10 : Transistors Ib 1 , Ib 2 : Current source

ZD1: 제너다이오드 D1: 다이오드ZD 1 : Zener Diode D 1 : Diode

C1-C4: 콘덴서 R1-R17, Rm1-Rm11: 저항C 1 -C 4 : Capacitor R 1 -R 17 , Rm 1 -Rm 11 : Resistance

본 고안은 모니터의 알지비(R, G, B) 증폭회로에 관한 것으로, 특히 파워오프시 모니터상에 발생하는 화이트 스포트(White Spot)를 제거하기 위한 모니터의 스포트(Spot) 제거회로에 관한 것이다.The present invention relates to amplification circuits of the Algibi (R, G, B) amplification circuit of the monitor, and more particularly, to a spot removal circuit of the monitor for removing white spots generated on the monitor at power off. .

제1도는 종래 모니터의 알지비(R, G, B) 증폭회로도로서 이에 도시된 바와같이, 입력신호(Vi)를 순차적으로 증폭하는 제1, 제2증폭부(2), (3)와, 상기 제1증폭부(1)의 이득을 조절하는 콘트라스트제어부(1)와, 트랜지스터(Q2-Q4), 저항(R5-R7) 및 전류원(Ib2)으로 구성되어 동기신호에 따라 구동제어신호(V2)를 출력하는 동기신호발생부(4)와, 연산증폭기(OP1), 트랜지스터(Q1), 스위치(SW1), 저항(R2-R4) 및 콘덴서(C3)으로 구성되어 상기 동기신호발생부(4)의 출력(V2)에 의해 구동하여 기준전압(V3)이 상기 제2증폭부(3)의 최저출력전압이 되도록 제한하는 리미터(5)로 구성된 것으로, 상기 연산 증폭기(OP1)는 클램프용이고, 상기 제2증폭부(3)는 공통에미터이득부와 버퍼단이 케스케이드(Cascade)로 접속된 반전증폭기이다.1 is an amplification circuit diagram of an Al G ratio (R, G, B) of a conventional monitor, as shown therein, the first and second amplifiers 2 and 3 which sequentially amplify the input signal Vi; Contrast control unit 1 for adjusting the gain of the first amplifier 1, transistors Q 2 -Q 4 , resistors R 5 -R 7 , and current source Ib 2 to synchronize signals. In accordance with the synchronous signal generator 4 for outputting the driving control signal V 2 , the operational amplifier OP 1 , the transistor Q 1 , the switch SW 1 , the resistors R 2- R 4 , and the capacitor. (C 3) consists of a limiter output (V 2) reference voltage (V 3) is driven by the synchronous signal generating section 4 is restricted to the minimum output voltage of the second amplifier (3) ( 5), the operational amplifier OP 1 is for clamping, and the second amplifier 3 is an inverting amplifier in which a common emitter gain unit and a buffer stage are connected in a cascade.

제2도는 제1증폭부(2) 및 콘트라스트제어부(1)의 상세회로도로서 이에 도시한 바와같이, 상기 제1증폭부(2)는 입력신호(Vi)가 베이스에 접속된 트랜지스터(Q5)의 에미터를 접지저항(R8)에 접속함과 아울러 에미터가 접지저항(R9)에 접속된 트랜지스터(Q8)의 베이스에 접속하고 베이스가 접지콘덴서(C1), (C2) 및 콘트라스트제어부(1)의 트랜지스터(Q10), (Q11)의 베이스에 각기 접속된 트랜지스터(Q6), (Q7)의 에미터를 상기 트랜지스터(Q8)의 콜렉터에 공통접속하며 상기 트랜지스터(Q7)의 콜렉터를 출력으로 하고 상기 트랜지스터(Q5), (Q6)의 콜렉터를 전압(Vcc)을 저항(R10-R12)의 일측에 접속하고 상기 저항(R10)의 타측을 콜렉터가 상기 저항(R11)의 타측에 접속된 트랜지스터(Q9)의 베이스에 접속함과 아울러 다이오드(D1)를 통해 접지저항(R14)에 접속하여 상기 트랜지스터(Q9)의 에미터를 접지저항(R15)과 콜렉터가 전압(Vcc)에 접속된 트랜지스터(Q10)의 베이스에 접속하고 콘트라스트제어신호(Vco)를 저항(R13)을 통해 상기 저항(R12)의 타측과 콜렉터가 상기 트랜지스터(Q12)의 콜렉터에 접속된 트랜지스터(Q12)의 베이스에 공통접속하여 그 접속점을 베이스가 상기 트랜지스터(Q12)의 에미터와 접지저항(R17)에 접속된 트랜지스터(Q11)의 콜렉터에 접속하며 상기 트랜지스터(Q10), (Q11)의 에미터를 접지저항(R216)에 공통접속하여 구성한다.FIG. 2 is a detailed circuit diagram of the first amplifier 2 and the contrast controller 1, and as shown therein, the first amplifier 2 includes a transistor Q 5 having an input signal Vi connected to the base. Connect the emitter to ground resistor (R 8 ), the emitter is connected to the base of transistor (Q 8 ) connected to ground resistor (R 9 ), and the base is ground capacitor (C 1 ), (C 2 ) And emitters of transistors Q 6 and Q 7 connected to the bases of the transistors Q 10 and Q 11 of the contrast control unit 1, respectively, to the collector of the transistor Q 8 . to output the collector of the transistor (Q 7) is connected to one side of the transistor (Q 5), the voltage (Vcc) to the collector of the (Q 6) resistors (R 10 -R 12) and of the resistor (R 10) The other side of the collector is connected to the base of the transistor Q 9 connected to the other side of the resistor (R 11 ) and through the diode (D 1 ) to the ground resistance (R 14 ). Connect the emitter of transistor Q 9 to the ground resistor R 15 and the collector to the base of transistor Q 10 connected to voltage Vcc and contrast control signal Vco to resistor R 13 . the resistance the other side and the collector base to the connection point to the common connection to the base of the transistor (Q 12) connected to the collector of the transistor (Q 12) of the (R 12) the emitter of said transistor (Q 12) through the It is connected to the collector of the transistor Q 11 connected to the ground resistor R 17 , and the emitters of the transistors Q 10 and Q 11 are connected in common to the ground resistor R 2 16 .

이에 따라, 제2증폭부(3)에서 출력되는 신호(Vo)의 전체 이득은 콘트라스트제어부(1)의 전압(Vc1), (Vc2)에 의해 조정된 제1증폭부(2)의 이득과 제2증폭부(3)에 의한 고정이득의 곱으로 결정되는데, 초기에 스위치(SW1)가 온되어 전압(Vcc)이 리미터(5)에 입력됨에 따라 저항(R3), (R4)에 의한 분압(V3)을 시스템의 최저전압으로 설정하여 연산증폭기(OP1)의 비반전단자(+)에 입력시키면 제2증폭부(3)의 출력(Vo)이 반전단자(-)에 입력된 상기 연산증폭기(OP1)가 저전위신호(V5)를 출력함으로써 트랜지스터(Q1)가 턴오프 상태를 유지하여 제2증폭부(3)는 제1증폭부(2)의 출력(V1)이 입력됨에 따라 출력전압(Vo)을 계속 유지시킨다.Accordingly, the overall gain of the signal Vo output from the second amplifier 3 is the gain of the first amplifier 2 adjusted by the voltages V c1 and V c2 of the contrast controller 1. It is determined by the product of the fixed gain by the second amplification section 3, and as the switch SW 1 is initially turned on so that the voltage Vcc is input to the limiter 5, the resistors R 3 and R 4 When the partial voltage (V 3 ) of the amplifier is set to the lowest voltage of the system and input to the non-inverting terminal (+) of the operational amplifier OP 1 , the output Vo of the second amplifier 3 becomes the inverting terminal (-). The operational amplifier OP 1 input to the outputs the low potential signal V 5 , thereby keeping the transistor Q 1 turned off, so that the second amplifier 3 outputs the first amplifier 2. As (V 1 ) is input, the output voltage (Vo) is kept.

이와같이 구성한 종래 회로의 동작과정을 설명하면 다음과 같다.Referring to the operation of the conventional circuit configured as described above are as follows.

먼저, 스위치(SW1)가 온되고 신호(Vi)가 제1증폭부(2)에 입력되면 트랜지스터(Q5)가 턴온. 턴오프하여 트랜지스터(Q8)가 전류원으로 동작함에 따라 트랜지스터(Q6), (Q7)가 차동증폭동작을 하고 이에따라 차동증폭된 신호(V1)가 공통에미터이득부와 버퍼로 구성된 제2증폭부(3)에서 반전증폭되어 출력한다.First, when the switch SW 1 is turned on and the signal Vi is input to the first amplifier 2, the transistor Q 5 is turned on. As the transistor Q 8 operates as a current source by turning it off, the transistors Q 6 and Q 7 perform differential amplification, whereby the differentially amplified signal V 1 comprises a common emitter gain and a buffer. Inverted and amplified by the second amplifier 3 and output.

이때, 콘트라스트제어부(1)는 O-Vcc범위의 콘트라스트제어신호(Vco)를 입력받음에 따라 트랜지스터(Q12), (Q9)를 통해 차동증폭시키고 상기 트랜지스터(Q12), (Q9)가 차동증폭동작을 수행함에 따라 트랜지스터(Q10), (Q11)가 차동증폭동작을 하여 제1증폭부(2)의 트랜지스터(Q6), (Q7)의 베이스 전위를 조정하는데 이 전위(Vc1), (Vc2)차(Vc1-Vc2=0-5VT)에 의해 상기 트랜지스터(Q6), (Q7)가 차동증폭동작을 수행하게 된다.In this case, the contrast control unit (1) is a transistor (Q 12), and the differential amplifier through (Q 9), the transistor (Q 12), (Q 9) in accordance with the feedback input to a contrast control signal (Vco) of O-Vcc range Performs differential amplification operation, so that the transistors Q 10 and Q 11 perform differential amplification to adjust the base potentials of the transistors Q 6 and Q 7 of the first amplifier 2. The transistors Q 6 and Q 7 perform the differential amplification operation by the (V c1 ) and (V c2 ) differences (V c1 -V c2 = 0-5 V T ).

이에따라, 제2증폭부(3)에서 출력되는 신호(Vo)의 전체 이득은 콘트라스트제어부(1)의 전압(Vc1), (Vc2)에 의해 조정된 제1증폭부(2)의 이득과 제2증폭부(3)에 의한 고정이득의 곱으로 결정되는데, 초기에 스위치(SW1)가 온되어 전압(Vcc)이 리미터(5)에 입력됨에 따라 저항(R3), (R4)에 의한 분압(V3)을 시스템의 최저전압으로 설정하여 연산증폭기(OP1)의 비반전단자(+)에 입력시키면 제2증폭부(3)의 출력(Vo)이 반전단자(-)에 입력된 상기 연산증폭기(OP1)가 저전위 신호(V5)를 출력함으로써 트랜지스터(Q1)가 턴오프상태를 유지하여 제2증폭부(3)는 제1증폭부(2)의 출력(V1)이 입력됨에 따라 출력전압(Vo)을 계속 유지시킨다.Accordingly, the total gain of the signal Vo output from the second amplifier 3 is equal to the gain of the first amplifier 2 adjusted by the voltages V c1 and V c2 of the contrast controller 1. It is determined by the product of the fixed gain by the second amplification part 3, and as the switch SW 1 is initially turned on and the voltage Vcc is input to the limiter 5, the resistors R 3 and R 4 are applied . When the partial voltage (V 3 ) is set to the lowest voltage of the system and is input to the non-inverting terminal (+) of the operational amplifier OP 1 , the output Vo of the second amplifier 3 is connected to the inverting terminal (-). Since the input operational amplifier OP 1 outputs the low potential signal V 5 , the transistor Q 1 remains turned off, and the second amplifier 3 outputs the output of the first amplifier 2 ( As the V 1 ) is input, the output voltage (Vo) is maintained.

한편, 동기신호발생부(4)에 입력되는 동기신호가 디스에이블 상태일 때 바이어스 전압(Vb)의 레벨이 상기 동기신호의 레벨보다 낮음으로 트랜지스터(Q3)가 턴온되어 고전위가 베이스에 입력된 트랜지스터(Q2)가 턴온되어 저항(R5), (R6)에 의한 분압(V2)을 접지시킴으로 리미터(5)의 스위치(SW2)는 오프상태를 유지하여 연산증폭기(OP1)가 인액티브되어 콘덴서(C3)의 충전전위에 의해 제2증폭부(3)의 출력(Vo)이 계속 유지되게 한다.On the other hand, the synchronization signal input to the synchronization signal generator 4 Is at the disabled state, the level of the bias voltage (Vb) is the synchronization signal The transistor Q 3 is turned on because it is lower than the level of the transistor, and the transistor Q 2 having the high potential input to the base is turned on to ground the divided voltage V 2 by the resistors R 5 and R 6 . The switch SW 2 of 5) is kept off so that the operational amplifier OP 1 is inactive so that the output Vo of the second amplifier 3 is continuously maintained by the charging potential of the capacitor C 3 . do.

이때, 동기신호발생부(4)에 동기신호(Vsyn)가 저전위로 인에이블 되어 입력하면 트랜지스터(Q4)가 턴온됨에 따라 트랜지스터(Q3)가 턴오프되고 이에따라 트랜지스터(Q2)가 턴오프되어 저항(R5), (R6)에 의한 분압(V2)이 리미터(5)의 스위치(SW2)를 동작시켜 연산증폭기(OP1)를 액티브시킴으로써 제1증폭부(2)의 출력(V1)을 조정하여 제2증폭부(3)의 출력(Vo)을 조정하게 된다.At this time, if the synchronization signal (Vsyn) with the synchronization signal generating unit 4, the input is the enable low potential over the transistor (Q 4) is turned on and turns the transistor (Q 3) off as yiettara transistor (Q 2) is turned off The partial voltage V 2 by the resistors R 5 and R 6 operates the switch SW 2 of the limiter 5 to activate the operational amplifier OP 1 , thereby outputting the first amplifier 2. By adjusting (V 1 ), the output Vo of the second amplifier 3 is adjusted.

이와같이 동작하는 종래 회로는 전원을 오프할 경우 제1증폭부의 출력 레벨이 내려감으로써 제2증폭부의 출력 레벨이 순간적으로 상승하여 모니터에 화이트스포트(White Spot)가 발생되는 문제점이 있었다.The conventional circuit operating as described above has a problem in that when the power is turned off, the output level of the first amplifier is lowered and the output level of the second amplifier is momentarily raised to generate a white spot on the monitor.

본 고안은 이러한 종래 회로의 문제점을 해결하기 위하여 전원오프시 제1증폭부의 출력을 높임으로써 제2증폭부의 출력 레벨을 낮추어 모니터에 발생하는 화이트스포트(White Spot)를 제거하는 모니터의 스포트(Spot)제어회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention reduces the output level of the second amplifier by increasing the output of the first amplifier when the power off to solve the problem of the conventional circuit spots of the monitor to remove the white spot (spot) generated in the monitor The control circuit is devised, which will be described in detail with reference to the accompanying drawings.

제3도는 본 고안 모니터의 스포트(Spot) 제거회로도로서, 이에 도시한 바와같이, 콘트라스트제어부(1), 제1증폭부(2), 제2증폭부(3), 동기신호발생부(4) 및 리미터(5)는 제1도의 종래 회로와 동일하게 구성하고, 상기 콘트라스트제어부(1)의 출력과 동기신호발생부(4)의 입력을 조정함에 따라 상기 제1증폭부(2)의 출력 레벨을 조정하여 상기 제2증폭부(3)의 출력 레벨을 제어하는 스포트제거부(6)를 포함하여 구성한다.3 is a spot elimination circuit diagram of the monitor of the present invention, and as shown therein, the contrast control unit 1, the first amplifier 2, the second amplifier 3, and the synchronization signal generator 4 And the limiter 5 is configured in the same manner as the conventional circuit of FIG. 1, and adjusts the output of the contrast controller 1 and the input of the synchronization signal generator 4 in accordance with the output level of the first amplifier 2. It is configured to include a spot removing unit 6 for controlling the output level of the second amplifier (3) by adjusting the.

상기 스포트제거부(6)는 트랜지스터(Qm7-Qm8), 제너다이오드(ZD1) 및 저항(Rm6-Rm8)으로 구성되어 일정 전류가 흐르게 하는 전류레퍼런스부(11)와, 트랜지스터(Qm4), (Qm5) 및 저항(Rm9-Rm11)으로 구성되어 정전압을 생성하는 정전압부(12)와, 저항(Rm1), (Rm2)으로 분압된 전압을 출력하는 바이어스회로(14)와, 트랜지스터(Qm1-Qm3) 및 저항(Rm3-Rm5)으로 구성되어 상기 정전압부(12)와 바이어스회로(14)의 출력을 차동증폭하는 차동증폭부(13)와, 트랜지스터(Qm9), (Qm10)로 구성되어 상기 차동증폭부(13)의 동작에 따라 제1증폭부(2)의 출력레벨을 조정하는 전압레벨제어부(15)로 구성한다.The spot removing unit 6 includes a transistor Q m7 -Q m8 , a zener diode ZD 1 , and a resistor R m6- R m8 so that a constant current flows, and a transistor ( Q m4 ), (Q m5 ) and the resistor (R m9- R m11 ) is composed of a constant voltage section 12 for generating a constant voltage, and a bias circuit for outputting the voltage divided by the resistors (R m1 ), (R m2 ) A differential amplifier 13 composed of transistors Q m1 -Q m3 and resistors R m3 -R m5 for differentially amplifying the output of the constant voltage section 12 and the bias circuit 14; And a voltage level controller 15 which is composed of transistors Q m9 and Q m10 and adjusts the output level of the first amplifier 2 according to the operation of the differential amplifier 13.

이와같이 본 고안 모니터의 스포터(Spot) 제거회로의 작동 및 효과를 상세히 설명하면 다음과 같다.As described above, the operation and effect of the spotter removal circuit of the present invention monitor are as follows.

스위치(SW1)가 온되어 전압(Vcc)이 공급되면 콘트라스트제어부(1)는 콘트라스트제어신호(Vcon)가 입력됨에 따라 차동증폭된 신호(Vc1), (Vc2)를 출력하고 제1증폭부(2)가 입력신호(Vi)에 따라 상기 콘트라스트제어부(1)의 출력(Vc1), (Vc2)을 차동증폭하여 출력함에 따라 제2증폭부(3)는 상기 제1증폭부(2)의 출력(V1)을 반전 증폭한 신호(Vo)를 출력하게 된다.When the switch SW 1 is turned on and the voltage Vcc is supplied, the contrast control unit 1 outputs differentially amplified signals V c1 and V c2 as the contrast control signal V con is input. As the amplifier 2 amplifies and outputs the outputs V c1 and V c2 of the contrast control unit 1 according to the input signal Vi, the second amplifier 3 outputs the first amplifier. The signal Vo obtained by inverting and amplifying the output V 1 of (2) is output.

이때, 스위치(SW1)를 오프시켜 전원을 오프시키면 스포트제어부(6)는 콘트라스트제어부(1)의 출력(Vc2)를 접지시킴과 아울러 동기신호발생부(4)의 트랜지스터(Q3), (Q4)의 에미터를 접지시킴으로써 제1증폭부(2)의 유입전류(I1)를 차단하고 스위치(SW2)를 온시켜 연산증폭기(OP1)를 액티브시킨다. 이에따라 제1증폭부(2)의 출력 레벨이 상승하여 제2증폭부(3)의 출력(Vo) 레벨이 하강하게 된다.At this time, when the switch SW 1 is turned off and the power is turned off, the spot controller 6 grounds the output V c2 of the contrast controller 1 and the transistors Q 3 of the synchronization signal generator 4, By grounding the emitter of Q 4 , the inrush current I 1 of the first amplifier 2 is cut off, and the switch SW 2 is turned on to activate the operational amplifier OP 1 . As a result, the output level of the first amplifier 2 rises and the output Vo level of the second amplifier 3 falls.

즉, 스위치(SW1)가 오프되어 전원이 오프될 때 차동증폭부(13)에서 트랜지스터(Qm1)의 베이스전위는 바이어스회로(14)의 저항(Rm1), (Rm2)에 따른 분압비에 의해 강하되고 전류레퍼런스부(11)의 제너다이오드(ZD1)가 브릭다운(reak down)전압이 되기직전까지 계속 정전압을 유지함으로 트랜지스터(Qm8)가 턴온상태를 유지하여 트랜지스터(Qm7)가 턴온상태를 유지하며 이에따라 트랜지스터(Qm3), (Qm4), (Qm6)가 전류원으로 동작한다.That is, when the switch SW 1 is turned off and the power is turned off, the base potential of the transistor Q m1 in the differential amplifier 13 is divided by the voltages R m1 and R m2 of the bias circuit 14. The transistor Q m8 is turned on to maintain the constant voltage until the ratio falls and the zener diode ZD 1 of the current reference unit 11 becomes the brick down voltage, thereby maintaining the transistor Q m7. ) Is turned on and transistors Q m3 , Q m4 and Q m6 act as current sources.

이때, 정전압부(12)는 저항(Rm9), (Rm1)에 의한 분압에 따라 트랜지스터(Qm5)의 턴온량이 줄어 차동증폭부(13)에서 트랜지스터(Qm1)의 베이스 전위보다 트랜지스터(Qm2)의 베이스 전위가 높아지게 되며 전압레벨제어부(15)의 트랜지스터(Qm9), (Qm10)가 동시에 턴온되어 콘트라스트제어부(1)의 출력(Vc2)을 접지시킴과 아울러 동기신호 발생부(4)의 트랜지스터(Q3), (Q4)의 에미터를 접지시킨다.At this time, the constant voltage unit 12 decreases the turn-on amount of the transistor Qm 5 in accordance with the voltage division by the resistors R m9 and R m1 , and the transistors in the differential amplifier 13 are larger than the base potential of the transistor Q m1 . The base potential of Q m2 is increased and the transistors Q m9 and Q m10 of the voltage level controller 15 are turned on at the same time to ground the output V c2 of the contrast controller 1 and generate a synchronization signal. The emitters of the transistors Q 3 and Q 4 of the unit 4 are grounded.

이에따라, 콘트라스트제어부(1)의 출력(Vc2)이 접지됨에 따라 제1증폭부(2)의 트랜지스터(Q7)가 턴오프되어 전류(I1)가 유입되지 않을뿐아니라 증폭신호(V1)가 제2증폭부(3)에 출력되지 않으므로 상기 제1증폭부(2)의 출력 레벨이 상승하여 상기 제2증폭부(3)의 출력(Vo) 레벨이 하강하게 된다.Accordingly, as the output V c2 of the contrast control unit 1 is grounded, the transistor Q 7 of the first amplifier 2 is turned off so that the current I 1 is not introduced and the amplification signal V 1 is applied. ) Is not output to the second amplifier 3, so that the output level of the first amplifier 2 is increased, so that the output Vo level of the second amplifier 3 is lowered.

또한, 동기신호(Vsyn)가 인에이블될때만 저항(R5), (R6)의 분압에 의해 스위치(SW2)가 온되어 리미터(5)의 연산증폭기(OP1)가 액티브 되었는데 트랜지스터(Q3), (Q4)의 에미터를 접지시켜 턴오프상태로 함으로써 상기 저항(R5), (R6)의 분압이 상기 스위치(SW2)에 출력되게 한다.In addition, only when the synchronizing signal Vsyn is enabled, the switch SW 2 is turned on by the partial pressure of the resistors R 5 and R 6 so that the operational amplifier OP 1 of the limiter 5 is activated. Q 3 ) and the emitters of Q 4 are grounded to be turned off so that the divided voltages of the resistors R 5 and R 6 are output to the switch SW 2 .

이때, 연산증폭기(OP1)가 액티브될 때 비반전단자(+)의 전압은 저항(R3), (R4)의 분압이므로 전원오프시 순간적으로 레벨이 하강하고 상기 연산증폭기(OP1)가 액티브되어 궤환(feed back) 루프를 형성함으로써 제2증폭부(3)의 출력(Vo) 레벨은 하강하게 된다.In this case, when the operational amplifier OP 1 is active, the voltage of the non-inverting terminal (+) is a partial voltage of the resistors R 3 and R 4 , so the level decreases instantaneously when the power is turned off, and the operational amplifier OP 1 . Is activated to form a feed back loop, thereby lowering the output Vo level of the second amplifier 3.

상기에서 상세히 설명한 바와같이 본 고안 모니터의 스포트(Spot) 제거회로는 모니터의 알지비(R, G, B) 증폭단에서 출력 전압 레벨을 강하시킴으로써 전원오프시 발생되는 화이트 스포트(White Spot) 현상을 제거하여 모니터의 수명을 연장시키고 사용자의 시력을 보호하는 효과가 있다.As described in detail above, the spot elimination circuit of the present invention eliminates the white spot phenomenon generated when the power is turned off by lowering the output voltage level at the monitor's R, G and B amplifier stages. This extends the life of the monitor and protects the user's vision.

Claims (6)

입력신호(Vi)에 따라 콘트라스트제어부(1)의 출력(Vc1), (Vc2)을 차동증폭하는 제1증폭부(2)와, 이 제1증폭부(2)의 출력(V1)을 반전 증폭하는 제2증폭부(3)와, 동기신호(Vsyn)와 바이어스전압(Vb)을 차동증폭함에 따라 스위칭신호를 출력하는 동기신호발생부(4)와, 이동기신호발생부(4)의 출력에 따라 상기 제2증폭부(3)의 출력(Vo)과 분압을 비교하여 상기 제1증폭부(2)의 출력(V1)을 제어하는 리미터(5)와, 전원오프시 상기 콘트라스트제어부(1)의 출력(Vc2)과 동기신호발생부(4)의 출력을 제어하여 상기 제1증폭부(2)의 출력(V1)을 조정하는 스포트제어부(6)로 구성한 것을 특징으로 하는 모니터의 스포트(Spot) 제거회로.Input the output of the contrast control unit (1) according to a signal (Vi) (V c1), the output (V 1) of the first amplifier (2), the first amplifier (2) for the differential amplifier to (V c2) A second amplifier 3 for inverting and amplifying the signal, a synchronization signal generator 4 for outputting a switching signal according to the differential amplification of the synchronization signal Vsyn and the bias voltage Vb, and the mobile signal generator 4 A limiter 5 for controlling the output V 1 of the first amplifier 2 by comparing the output Vo of the second amplifier 3 with the partial pressure according to the output of the amplifier; And a spot controller 6 which controls the output V 1 of the controller 1 and the output V 1 of the first amplifier 2 by controlling the output V c2 of the controller 1 and the output of the synchronization signal generator 4. Spot removal circuit of the monitor. 1항에 있어서, 스포트제어부(6)는 일정전류를 유지하는 전류레퍼런스부(11)와, 이 전류레퍼런스부(11)의 출력에 따라 정전압을 출력하는 정전압부(12)와, 저항(Rm1), (Rm2)으로 전압(Vcc)을 분압하는 바이어스회로(14)와, 상기 정전압부(12)와 바이어스회로(14)의 출력을 차동증폭하는 차동증폭부(13)와, 이 차동증폭부(13)의 출력에 따라 콘트라스트제어부(1)의 출력(Vc1)과 동기신호발생부(4)의 출력을 제어하는 전압레벨제어부(15)로 구성한 것을 특징으로 하는 모니터의 스포트(Spot) 제거회로.The spot control section 6 includes a current reference section 11 for maintaining a constant current, a constant voltage section 12 for outputting a constant voltage in accordance with the output of the current reference section 11, and a resistor Rm1. ), A bias circuit 14 for dividing the voltage Vcc by (R m2 ), a differential amplifier 13 for differentially amplifying the outputs of the constant voltage section 12 and the bias circuit 14, and this differential amplifier A spot of a monitor, comprising a voltage level controller 15 for controlling the output V c1 of the contrast controller 1 and the output of the synchronization signal generator 4 in accordance with the output of the unit 13. Removal circuit. 제2항에 있어서, 전류레퍼런스부(11)는 스위치(SW1)에 저항(Rm6), (Rm8)의 일측을 공통접속하고 상기 저항(Rm8)의 베이스에 접속함과 아울러 역방향 접속된 제너다이오드(ZD1)를 통해 접지하며 상기 트랜지스터(Qm8)의 콜렉터를 에미터가 상기 저항(Rm6)의 타측에 접속된 트랜지스터(Qm6)의 콜렉터와 콜렉터가 접지된 트랜지스터(Qm7)의 에미터와 상기 트랜지스터(Qm7)의 에미터와 상기 트랜지스터(Qm6)의 베이스를 공통접속하여 그 접속점을 정전압부(12)에 접속하여 구성한 것을 특징으로 하는 모니터의 스포트(Spot) 제거회로.The method of claim 2, wherein the current reference (11) is a switch (SW 1) to the resistance (R m6), (R m8) commonly connected to the resistance-based junction box as well as the reverse connection of the (R m8) one side of the a Zener diode to ground through a (ZD 1) and the transistor (Q m8) collector to emitter is the resistance (R m6) the transistor (Q m6) the collector and the collector is grounded transistor (Q m7 of the connection to the other side of the Spot elimination of the monitor, characterized in that the emitter of the transistor (Q m7 ) and the emitter of the transistor (Q m7 ) and the base of the transistor (Q m6 ) in common connection and the connection point is connected to the constant voltage section 12 Circuit. 제2항에 있어서, 정전압부(12)는 일측이 스위치(SW1)에 접속된 저항(Rm11)의 타측의 에미터에 접속된 트랜지스터(Qm4)의 베이스를 차동증폭부(13) 및 전류레퍼런스부(11)의 트랜지스터(Qm3), (Qm6)의 베이스에 공통접속하고 상기 트랜지스터(Qm4)의 콜렉터를 트랜지스터(Qm5)의 콜렉터 및 차동증폭부(13)의 트랜지스터(Qm2)의 베이스에 접속함과 아울러 저항(Rm9), (Rm10)을 통해 접지하며 에미터가 접지된 상기 트랜지스터(Rm5)의 베이스를 상기 저항(Rm9), (Rm10)의 접속점에 접속하여 구성한 것을 특징으로 하는 모니터의 스포트(Spot) 제거회로.3. The constant voltage unit (12) according to claim 2, wherein the constant voltage unit (12) has a differential amplifier (13) and a base of a transistor (Q m4 ) connected to an emitter on one side of the resistor (R m11 ) connected to the switch (SW 1 ). Commonly connected to the bases of the transistors Q m3 and Q m6 of the current reference unit 11, and the collector of the transistor Q m4 is connected to the collector of the transistor Q m5 and the transistor Q of the differential amplifier 13. the connection point of the m2) of the box and as well as a resistance (R m9) connected to the base, (R m10) to ground, and the resistor to the base of an emitter is grounded said transistor (R m5) (R m9) , (R m10) through A spot removal circuit of a monitor, characterized in that connected to the configuration. 제2항에 있어서, 차동증폭부(13)는 일측이 스위치(SW1)에 접속된 저항(Rm5)의 타측을 베이스가 정전압부(12) 및 전류레퍼런스부(11)에 접속된 트랜지스터(Qm3)의 에미터에 접속하고 상기 트랜지스터(Qm3)의 콜렉터를 베이스가 바이어스회로(14)와 정전압부(12)에 각기 접속된 트랜지스터(Qm1), (Qm2)의 에미터에 공통접속하며 상기 트랜지스터(Qm1), (Qm2)의 콜렉터를 전압레벨제어부(15)의 트랜지스터(Qm10), (Qm9)의 베이스에 각기 접속함과 아울러 저항(Rm3), (Rm4)을 각기 통해 접지하여 구성한 것을 특징으로 하는 모니터의 스포트(Spot) 제거회로.3. The transistor of claim 2, wherein the differential amplifier 13 has a transistor having one side connected to the constant voltage unit 12 and the current reference unit 11 on the other side of the resistor R m5 connected to the switch SW 1 . Q m3 ) and the collector of transistor Q m3 is common to the emitters of transistors Q m1 and Q m2 whose bases are respectively connected to bias circuit 14 and constant voltage section 12. And the collectors of the transistors Q m1 and Q m2 are connected to the bases of the transistors Q m10 and Q m9 of the voltage level control unit 15, respectively, and resistors R m3 and R m4. ) Spot elimination circuit of the monitor characterized in that the ground is configured through each. 제2항에 있어서, 전압레벨제어부(15)는 베이스가 차동증폭부(13)의 트랜지스터(Qm1), (Qm2)의 콜렉터에 각기 접속된 트랜지스터(Qm10)의 에미터와 트랜지스터(Qm9)의 콜렉터를 접지하고, 상기 트랜지스터(Qm9)의 에미터를 동기신호발생부(4)의 트랜지스터(Q3), (Q4)의 에미터에 접속하며 상기 트랜지스터(Qm10)의 콜렉터를 콘트라스트제어부(1)의 출력(Vc2)에 접속하여 구성한 것을 특징으로 하는 모니터의 스포트(Spot) 제거회로.The emitter and transistor (Q) of the transistor (Q m10 ) of claim 2, wherein the voltage level controller (15) has its base connected to the collectors of transistors (Q m1 ) and (Q m2 ) of the differential amplifier (13), respectively. m9 ), the collector of the transistor Q m9 is connected to the emitters of the transistors Q 3 and Q 4 of the synchronization signal generator 4 , and the collector of the transistor Q m10 is connected. To the output (V c2 ) of the contrast control unit (1).
KR92019704U 1992-10-13 1992-10-13 Spot protecting circuit for monitor KR950002609Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92019704U KR950002609Y1 (en) 1992-10-13 1992-10-13 Spot protecting circuit for monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92019704U KR950002609Y1 (en) 1992-10-13 1992-10-13 Spot protecting circuit for monitor

Publications (2)

Publication Number Publication Date
KR940011337U KR940011337U (en) 1994-05-27
KR950002609Y1 true KR950002609Y1 (en) 1995-04-12

Family

ID=19341729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92019704U KR950002609Y1 (en) 1992-10-13 1992-10-13 Spot protecting circuit for monitor

Country Status (1)

Country Link
KR (1) KR950002609Y1 (en)

Also Published As

Publication number Publication date
KR940011337U (en) 1994-05-27

Similar Documents

Publication Publication Date Title
US4472687A (en) Audio power amplifier for supplying electric power to a load by switching of power supply voltage
US5874858A (en) Amplifier system having a constant current regulating unit
US5307025A (en) Audio power amplifier with noise prevention at turn-on and turn-off
US5196807A (en) Amplifying circuit
US6717968B2 (en) Laser drive device
US5406222A (en) High gain transistor amplifier
US4146845A (en) Audio amplifier output circuit
KR950002609Y1 (en) Spot protecting circuit for monitor
JP3323998B2 (en) Power supply
US5977829A (en) Low distortion current feedback amplifier with dynamic biasing
US4754232A (en) Amplification gain adjusting circuit
US6812740B2 (en) Low-voltage drive circuit and method for the same
JPH10150329A (en) Class d power amplifier
CA2271111A1 (en) An arrangement for reducing and stabilizing the amplification of a darlington-coupled output stage
US5905390A (en) Inductive load drive circuit
JPH0348683B2 (en)
JP3318161B2 (en) Low voltage operation type amplifier and optical pickup using the same
JP3115612B2 (en) Amplifier circuit
JP3751220B2 (en) Shock noise prevention circuit
JP3258383B2 (en) Amplifier circuit
KR880000365Y1 (en) Agc circuit
JP2000151304A (en) Output circuit
JP3843481B2 (en) Sample hold circuit
TW361009B (en) Variable gain amplifier circuit
JP3423216B2 (en) Clip circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030318

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee