KR950002208A - 디지탈 필터 - Google Patents
디지탈 필터 Download PDFInfo
- Publication number
- KR950002208A KR950002208A KR1019930010248A KR930010248A KR950002208A KR 950002208 A KR950002208 A KR 950002208A KR 1019930010248 A KR1019930010248 A KR 1019930010248A KR 930010248 A KR930010248 A KR 930010248A KR 950002208 A KR950002208 A KR 950002208A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- stage
- coefficient
- storing
- storage means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0225—Measures concerning the multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0238—Measures concerning the arithmetic used
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
본 발명은 디지탈 필터와 필터링 방법을 공개한다. 그 회로는 제1단의 제1, 제2사이클의 N개의 계수 데이타와 제2단의 제1, 제2, 제3, 제4 사이클의 M개의 계수 데이타를 저장하기 위한 계수 메모리, 입력되는 데이타를 저장하기 위한 제1데이타 메모리, 상기 제1데이타 메모리의 제1단의 데이타를 리드하기 위한 제1단 계수기, 상기 제1데이타 메모리의 제2단의 데이타를 리드하기 위한 제2단 계수기, 상기 제1단 계수기과 제2단 계수기의 출력 데이타를 입력하고 상기 계수 메모리으로 부터의 계수를 입력하여 각각 곱하기 위한 곱셈기, 상기 곱셈기에 의해 곱해진 각 사이클의 곱셈 결과 데이타의 누산을 하여 출력하기 위한 가산기, 및 상기 가산기의 가산된 결과 데이타를 저장하기 위한 제2데이타 메모리로 구성되어 있다. 따라서 2단의 회로구성으로 8배의 오버 샘플링을 수행할 수가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 디지탈 필터의 블럭도, 제5도는 본 발명의 디지탈 필터의 상세 블럭도, 제6도는 본 발명의 오디오 시스템에 적용을 위한 디지탈 필터의 블럭도.
Claims (11)
- 제1단의 제1, 제2 사이클의 N개의 계수 데이타와 제2단의 제1, 제2, 제3, 제4사이클의 M개의 계수 데이타를 저장하기 위한 계수 저장수단 ; 입력되는 데이타를 저장하기 위한 제1데이타 저장수단 ; 상기 제1데이타 저장수단의제1단의 데이타를 리드하기 위한 제1단 계수수단 ; 상기 제1데이타 저장수단의 제2단의 데이타를 리드하기 위한 제2단 계수수단 ; 상기 제1단 계수수단과 제2단 계수수단의 출력 데이타를 입력하고 상기 계수 저장수단으로부터의 계수를 입력하여 각각 곱하기 위한 곱셈수단 ; 상기 곱셈수단에 의해서 곱해진 각 사이클의 곱셈 결과 데이타의 누산을 하여 출력하기위한 가산수단 ; 및 상기 가산수단의 가산된 결과 데이타를 저장하기 위한 제2데이타 저장수단을 구비한 것을 특징으로하는 디지탈 필터.
- 제1단의 제1, 제2사이클과 제2단의 제1, 제2, 제3, 제4사이클의 계수 데이타를 발생하기 위한 계수 발생수단 ; 입력되는 데이타를 저장하기 위한 데이타 저장수단을 구비한 디지탈 필터의 필터링 방법에 있어서, 상기 계수 발생수단으로부터의 제1단의 제1사이클의 계수 데이타와 상기 저장수단에 저장된 데이타와의 곱셈을 수행하고 소정 갯수의 데이타에 대한 누산을 수행하여 제1단의 제1데이타를 상기 저장수단의 결과 데이타를 저장하기 위한 영역에 저장하고 출력하는 단계 ; 상기 저장수단에 저장된 제1단의 제1 사이클을 수행한 후의 상기 저장수단에 저장되어 있는 결과와 상기 계수 저장수단에 저장된 제2단의 제1, 제2, 제3, 제4사이클의 계수 데이타와의 곱셈을 수행하여 상기 제1, 제2, 제3, 제4사이클의 누산을 수행하여 제2단의 제1데이타, 제2데이타, 제3데이타, 제4데이타를 출력하는 단계 ; 상기 계수 발생수단으로부터의 제1단의 제2사이클의 계수 데이타와 상기 저장수단에 저장된 데이타와의 곱셈을 수행하고 소정 갯수의 데이타에대한 누산을 수행하여 제1단의 제2데이타를 상기 저장수단의 결과 데이타를 저장하기 위한 영역에 저장하고 출력하는 단계 ; 상기 저장수단에 저장된 제1단의 제2사이클을 수행한 후의 결과와 상기 계수 저장수단에 저장된 제2단의 제1, 제2,제3, 제4사이클의 계수 데이타와의 곱셈을 수행하여 상기 제1, 제2, 제3, 제4사이클의 누산을 수행하여 제2단의 제5데이타, 제6데이타, 제7데이타, 제8데이타를 출력하는 단계를 구비한 것을 특징으로 하는 디지탈 필터의 필터링 방법.
- L채널과 R채널로 구성된 음성신호의 보간을 수행하는 음성신호 처리 시스템의 디지탈 필터에 있어서, 상기L채널의 제1단의 제1, 제2사이클의 N개의 계수 데이타와 제2단의 제1, 제2, 제3, 제4사이클의 M개의 계수 데이타를 저장하기 위한 계수 저장수단 ; 입력되는 데이타를 저장하기 위한 제1데이타 저장수단 ; 상기 제1데이타 저장수단의 제1단의데이타를 리드하기 위한 제1단 계수수단 ; 상기 제1데이타 저장수단의 제2단의 데이타를 리드하기 위한 제2단 계수수단 ;상기 제1단 계수수단과 제2단 계수수단의 출력 데이타를 입력하고 상기 계수 저장수단으로부터의 계수를 입력하여 각각곱하기 위한 곱셈수단 ; 상기 곱셈수단에 의해서 곱해진 각 사이클의 곱셈 결과 데이타를 누산을 하여 출력하기 위한 가산수단 ; 및 상기 가산수단의 가산된 결과 데이타를 저장하기 위한 제2데이타 저장수단으로 구성된 L채널 데이타 처리 수단과 상기 R채널의 제1단의 제1, 제2사이클의 N개의 계수 데이타와 제2단의 제1, 제2, 제3, 제4사이클의 M개의 계수 데이타를 저장하기 위한 계수 저장수단 ; 입력되는 데이타를 저장하기 위한 제1데이타 저장수단 ; 상기 제1데이타 저장수단의제1단의 데이타를 리드하기 위한 제1단 계수수단 ; 상기 제1데이타 저장수단의 제2단의 데이타를 리드하기 위한 제2단 계수수단 ; 상기 제1단 계수수단과 제2단 계수수단의 출력 데이타를 입력하고 상기 계수 저장수단으로부터의 계수를 입력하여 각각 곱하기 위한 곱셈수단 ; 상기 곱셈수단에 의해서 곱해진 각 사이클의 곱셈 결과 데이타의 누산을 하여 출력하기위한 가산수단 ; 및 상기 가산수단의 가산된 결과 데이타를 저장하기 위한 제2데이타 저장수단으로 구성된 R채널 데이타처리수단을 구비한 것을 특징으로 하는 디지탈 필터.
- L채널과 R채널의 제1단의 제1사이클과 제2단의 제1, 제2, 제3, 제4사이클의 계수 데이타를 저장하기 위한계수 저장수단 ; 상기 L채널의 데이타를 제1영역에 저장하기 위한 제1데이타 저장수단 ; 상기 R채널의 데이타를 제1영역에 저장하기 위한 제2데이타 저장수단 ; 상기 제1데이타 저장수단과 상기 제2데이타 저장수단의 제1단의 데이타를 제어하기 위한 클럭을 발생하는 제1단 클럭 발생수단 ; 상기 제1데이타 저장수단과 상기 제2데이타 저장수단의 제2단의 데이타를 제어하기 위한 클럭을 발생하는 제2단 클럭 발생수단 ; 상기 제1단 클럭 발생수단과 제2단 클럭 발생수단의 클럭신호를 선택하여 출력하기 위한 선택수단 ; 상기 제1데이타 저장수단의 제1단의 제1사이클의 데이타와 제1단의 제1사이클의 계수 데이타를 입력하여 곱셈을 수행한 제1결과 데이타를 출력하고 상기 제1데이타 저장수단의 제2영역에 저장된 데이타와 상기 계수 저장수단에 저장된 제2단의 제1, 제2, 제3, 제4사이클의 계수 데이타를 순서대로 곱하여 제2결과 데이타를 출력하고 상기 제1데이타 저장수단의 제1영역에 저장된 데이타와 상기 계수 저장수단의 제1단의 제2사이클 계수 데이타의 곱셈을 수행한 제3결과 데이타를 출력하고 상기 제1데이타 저장수단의 제2영역에 저장된 데이타와 상기 계수 저장수단에 저장된 제2단의 제1, 제2, 제3, 제4사이클의 계수 데이타를 순서대로 곱한 제4결과 데이타를 출력하기 위한 곱셈수단 ; 및 상기 곱셈수단의 제1결과 데이타를 누산하고 상기 제3결과 데이타를 각각 누산하여 상기 제1데이타 저장수단의제2영역에 저장하고 상기 곱셈수단의 제2결과 데이타를 누산하고 상기 제4결과 데이타를 각각 누산하여 출력하기 위한 가산수단을 구비한 것을 특징으로 하는 디지탈 필터.
- 제4항에 있어서, 상기 곱셈수단의 출력 데이타를 래치하기 위한 제1래치를 구비한 것을 특징으로 하는 디지탈 필터.
- 제4항에 있어서, 상기 가산수단의 상기 L채널에 해당하는 출력 데이타를 래치하기 위한 제2래치를 구비한것을 특징으로 하는 디지탈 필터.
- 제4항에 있어서, 상기 가산수단의 상기 R채널에 해당하는 출력 데이타를 래치하기 위한 제3래치를 구비한것을 특징으로 하는 디지탈 필터.
- 제4항에 있어서, 상기 제1래치수단과 상기 제2래치수단의 데이타를 선택적으로 출력하기 위한 제2선택수단을 구비한 것을 특징으로 하는 디지탈 필터.
- 제4항에 있어서, 상기 승산수단의 제1래치수단의 출력 데이타와 상기 제2선택수단의 출력 데이타를 선택적으로 출력하기 위한 제3선택수단을 구비한 것을 특징으로 하는 디지탈 필터.
- 제4항에 있어서, 상기 제3선택수단의 출력 데이타를 래치하기 위한 제4래치수단을 구비한 것을 특징으로하는 디지탈 필터.
- 입력되는 데이타를 저장하기 위한 데이타 저장수단 ; 제1단의 제1, 제2사이클의 N개의 계수 데이타와 제2단의 제1, 제2, 제3, 제4사이클의 M개의 계수 데이타를 저장하기 위한 계수 저장수단을 구비한 디지탈 필터의 필터링 방법에 있어서, 상기 데이타 저장수단의 제1단의 데이타를 독출하는 데이타 독출단계 ; 상기 독출된 데이타와 상기 계수 저장수단에 저장된 제1단의 제1사이클의 계수 데이타를 승산하여 출력하는 제1단의 제1사이클 수행단계 ; 상기 제1단의 제1사이클 수행단계에서 수행된 결과 데이타를 누산하는 누산단계 ; 상기 제1단의 제1사이클 수행단계 후에 상기 데이타 저장수단의 결과 데이타와 상기 제2단의 제1, 제2, 제3, 제4사이클의 계수 데이타와의 승산을 수행하는 제2단의 제1, 제2,제3, 제4사이클 수행단계 ; 상기 제2단의 제1, 제2, 제3, 제4사이클을 수행한 후의 각각의 데이타의 누산결과를 출력하는누산단계 ; 상기 제1단의 데이타를 독출하는 데이타 독출단계 ; 데이타 저장수단에 저장된 데이타와 상기 계수 저장수단에 저장된 제1단의 제2사이클의 계수 데이타의 승산을 수행하는 승산단계 ; 상기 제1단의 제2사이클을 수행한 후의 결과데이타를 누산하는 누산단계 ; 상기 데이타 저장수단에 저장된 데이타와 상기 계수 저장수단에 저장된 제2단의 제1, 제2,제3, 제4사이클의 계수 데이타를 승산하는 제2단의 제1, 제2, 제3, 제4사이클 승산단계, 상기 제2단의 제1, 제2, 제3, 제4사이클의 승산된 결과 데이타를 각각 누산하는 누산단계를 포함하는 것을 특징으로 하는 디지탈 필터의 필터링 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010248A KR950003358B1 (ko) | 1993-06-07 | 1993-06-07 | 디지탈 필터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010248A KR950003358B1 (ko) | 1993-06-07 | 1993-06-07 | 디지탈 필터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002208A true KR950002208A (ko) | 1995-01-04 |
| KR950003358B1 KR950003358B1 (ko) | 1995-04-10 |
Family
ID=19356931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930010248A KR950003358B1 (ko) | 1993-06-07 | 1993-06-07 | 디지탈 필터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003358B1 (ko) |
-
1993
- 1993-06-07 KR KR1019930010248A patent/KR950003358B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003358B1 (ko) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6018754A (en) | Apparatus for filtering a signal utilizing recursion and decimation | |
| US4398262A (en) | Time multiplexed n-ordered digital filter | |
| US5438532A (en) | Digital filter for use in synthesizing filter or a separation filter | |
| US5841681A (en) | Apparatus and method of filtering a signal utilizing recursion and decimation | |
| US4118784A (en) | Differential DFT digital filtering device | |
| KR950002208A (ko) | 디지탈 필터 | |
| US5163018A (en) | Digital signal processing circuit for carrying out a convolution computation using circulating coefficients | |
| US4601052A (en) | Voice analysis composing method | |
| KR920001830A (ko) | 입력가중형 트랜스 버셜필터 | |
| US5040137A (en) | Random access FIR filtering | |
| JPS5853217A (ja) | デジタルフイルタ回路 | |
| SU886760A3 (ru) | Цифровой решетчатый фильтр синтезатора речи | |
| JPS6336577B2 (ko) | ||
| Denk et al. | Reconfigurable hardware for efficient implementation of programmable FIR filters | |
| US20090300089A1 (en) | Finite impulse response filter and method | |
| Vainio et al. | Tachometer signal smoothing with analog discrete-time polynomial estimators | |
| Adeyemi et al. | Improved accuracy in the singularity spectrum of multifractal chaotic time series | |
| JPS6385699A (ja) | 帯域分割型音声合成器 | |
| JPH02149011A (ja) | サンプリング周波数変換装置 | |
| JPH07109973B2 (ja) | デジタル信号処理回路 | |
| KR0176468B1 (ko) | 대역 통합 필터 | |
| SU1451723A2 (ru) | Устройство дл вычислени мультипликативной свертки | |
| JPH05243910A (ja) | ディジタルフィルタ | |
| JPH06216715A (ja) | ディジタルフィルタ | |
| JPH05199072A (ja) | ディジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |