KR950002091B1 - Arc preventing method by the classification of monitering pulse - Google Patents

Arc preventing method by the classification of monitering pulse Download PDF

Info

Publication number
KR950002091B1
KR950002091B1 KR1019920005521A KR920005521A KR950002091B1 KR 950002091 B1 KR950002091 B1 KR 950002091B1 KR 1019920005521 A KR1019920005521 A KR 1019920005521A KR 920005521 A KR920005521 A KR 920005521A KR 950002091 B1 KR950002091 B1 KR 950002091B1
Authority
KR
South Korea
Prior art keywords
signal
arc
discharge
waveform
current
Prior art date
Application number
KR1019920005521A
Other languages
Korean (ko)
Other versions
KR930021307A (en
Inventor
서석용
Original Assignee
재단법인한국원자력연구소
임창생
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국원자력연구소, 임창생 filed Critical 재단법인한국원자력연구소
Priority to KR1019920005521A priority Critical patent/KR950002091B1/en
Publication of KR930021307A publication Critical patent/KR930021307A/en
Application granted granted Critical
Publication of KR950002091B1 publication Critical patent/KR950002091B1/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23HWORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H1/00Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
    • B23H1/02Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges

Abstract

The method classifies electric voltage or current wave shapes generated from EDM (electric discharge machinning) process, and prevents the electric arc by use of the wave shape classification result. The method comprises a step of obtaining signals of more than set values corresponding to electric arcs by comparing the voltage/current wave with the predefined values; a step of using an electric discharge clock and a logic combination signal as a gate signal of an electric discharge current control semiconductor. The method prevents damages resulting from the arc or disconnection, and improves working efficiency.

Description

방전가공 파형의 분류에 의한 아아크 방지방법Arc prevention method by classification of discharge processing waveform

제1도는 개략적인 방전파형을 도시한다. 도면 상반부는 방전전류 파형을 나타내고, 하반부는 방전용 시계(EDM clock, 본문참조)의 펄스를 나타낸다.1 shows a schematic discharge waveform. The upper half of the figure shows a discharge current waveform, and the lower half shows pulses of an EDM clock (see text).

제2도는 샘플링 펄스의 방전용 시계(EDM clock)에 대한 시간적 위치를 도시한다. 항상 ON기간 개시초에 위치한다. 도면 상반부는 방전용 시계(EDM clock)를 나타내고, 하반부는 감시 펄스를 나타낸다.2 shows the temporal position of the sampling pulse for the discharge clock (EDM clock). It is always located at the beginning of the ON period. The upper half of the figure shows an EDM clock, and the lower half shows a monitoring pulse.

제3-1도는 본원 발명의 원리를 설명하는 논리표를 도시한다.3-1 shows a logic table illustrating the principles of the present invention.

제3-2도는 제3-1도와 같다.FIG. 3-2 is the same as FIG. 3-1.

제4-1도는 일 실시예의 결과를 도시한다. 도면 상반부는 방전전류를 나타내고, 하반부는 감시펄스에 의한 아아크 발생 신호를 나타낸다.4-1 show the results of one embodiment. The upper half of the figure shows the discharge current, and the lower half shows the arc generation signal by the monitoring pulse.

제4-2도는 본원 발명의 효과중 일부를 도시하는 것으로, 도면의 상반부는 방전 전류를 나타내고, 하반부는 방전용 시계(EDM clock)를 도시한다.4-2 show some of the effects of the present invention, the upper half of the figure shows a discharge current and the lower half shows an EDM clock.

본원 발명은 방전가공(electro discharge machining=EDM)시에 발생하는 전압 또는 전류파(voltage or current wave)의 파형을 분류하는 방법과 그 결과를 이용하여 아아크의 발생을 방지하는 방법에 관한 것이다.The present invention relates to a method of classifying a waveform of a voltage or current wave generated during electro discharge machining (EDM) and a method of preventing the generation of arc by using the result.

종래에도 유해한 아아크의 발생을 감시할 목적으로 고안된 다수 방법이 제시된 바가 있다. 방전극간의 전압강하 또는 평균 전류의 증가 등으로 아아크인가를 판별하고, 아아크 방지를 위한 적절한 조치를 하고 있다. 예를들면 OFF TIME을 증가시키는 등의 조치를 하여 유효한 효과를 보고 있었다.In the past, a number of methods designed for monitoring the occurrence of harmful arcs have been proposed. The application of arc is determined by the voltage drop between the discharge electrodes or the increase in the average current, and appropriate measures are taken to prevent arc. For example, the effect was increased by increasing the OFF TIME.

본원 발명이 종래의 방법과 근본적으로 다른 점은 다음과 같은 2가지 점을 특징으로 하고 있다. 즉, 첫째는 매 방전펄스마다 펄스 단위로 아아크인지 아닌지를 판별한다는 점이며, 다음은 적절한 조치를 펄스 단위가 끝나기 전에 취한다는 점이 종래의 방법과 다르다. 다시 말하면 매 펄스 단위로 측정, 분류, 조정이 거의 동시에 이루어지는 특징이 있다.The fundamental difference between the present invention and the conventional method is characterized by the following two points. That is, firstly, it is determined whether or not arcing is performed in pulse units every discharge pulse, and the following is different from the conventional method in that appropriate measures are taken before the pulse unit ends. In other words, the measurement, classification, and adjustment are performed at the same time every pulse unit.

이하 본원 발명에 대하여 설명한다.Hereinafter, the present invention will be described.

방전가공의 상태를 감시하기 위한 방법으로 주로 많이 활용되는 것은, 방전 스파크 시에 발생하는 고주파(Radio frequency)를 분석하거나, 전극파 가공 물체 사이의 전기저항을 측정 분석하거나, 또는 방전 파형을 분석하거나 하는 방법 등이 있는데, 주로 파형분석 방법을 선호하였다고 볼 수 있다. 현재까지 방전가공 파형분석 방법에 관한 연구를 요약하면 대략 다음과 같다. 스노이스(R. Snoeys, CIRP vol 24, 1974), 바타카랴(S. Bhattacharyya, ASME J. of Eng. Ind., 1980), 오토(M. Otto, ISEM7, 1983), 엔델(A. Endel, ISEM7, 1983), 판딧(S. Pandit, ASME J. of Eng. Ind., 1984), 도우(D. Dauw, CIRP vol 35, 1986), 판딧(S. Pandit, ASME J. of Eng. Ind., 1987), 코군(C. Cogun, ASME PED vol 31, 1988)등이 파형분석 및 이와 관련된 연구를 한 바가 있다.It is mainly used as a method for monitoring the state of the discharge machining, such as analyzing the radio frequency generated during the discharge spark, measuring the electrical resistance between the electrode wave processing object, or analyzing the discharge waveform There are methods to do this, and it can be said that the waveform analysis method is preferred. To date, a summary of the research on the discharge processing waveform analysis method is as follows. S. Snoeys, CIRP vol 24, 1974, S. Bhattacharyya, ASME J. of Eng. Ind., 1980, M. Otto, ISEM 7, 1983, A. Endel , ISEM7, 1983), P. Dand (S. Pandit, ASME J. of Eng. Ind., 1984), D. Dauw, CIRP vol 35, 1986), P. Dand (S. Pandit, ASME J. of Eng. Ind , 1987), and Cogun (C. Cogun, ASME PED vol 31, 1988) have performed waveform analysis and related studies.

본원 발명의 요지와 위의 공개된 연구 결과의 현저한 차이점은 파형 분류 결과를 아아크 방지에 사용하는 방법을 고안하였다는 점이다. 이점에 관한 이해를 돕기 위하여, 방전가공시에 발생하는 방전파형에 관한 공개된 사실들을 간략하게 설명한다.A significant difference between the gist of the present invention and the results of the above published studies is that the method of using the waveform classification results for arc prevention has been devised. In order to facilitate understanding of the advantages, briefly described published facts about discharge waveforms during discharge processing will be described.

일반적으로 펄스형 방전가공(Transistorized pulsed elctro discharge machining, 이하 방전가공이라 함)시에 발생하는 전압 또는 전류 파형(전압=전류X저항)은 4가지 종류(참고: 학자에 따라서 5 또는 6종으로 분류하는 경우가 있음)가 무작위적으로 발생하는데, 즉, 정상(Normal or Effective discharge or Spark), 아아크(Arc), 단락(Short), 개방(Open)형의 파가 발생하는데(제1도 참조) 이중에서 정상파 만이 유효한 파이고 개방형의 파는 가공능률을 저하시키기 때문에 바람직하지 못하며, 단락과 아아크는 오래 지속할 경우에 가공기계와 동시에 피가공물도 손상을 입는 수가 있어서 바람직하지 못하다. 따라서 가능한한 고속으로 위의 4가지 파형을 분류할 수 가 있다면, 방전가공상태를 감시하는데 크게 기여할 수 있다.In general, there are four types of voltage or current waveforms (voltage = current X resistance) that occur during Transistorized pulsed discharge machining (hereinafter referred to as "discharge machining"). Randomly), that is, normal or effective discharge or spark, arc, short, and open waves (see FIG. 1). Among them, the pygo-open wave, which is effective only in standing waves, is not preferable because it lowers the processing efficiency, and short-circuits and arcs are not preferable because they can damage the workpiece as well as the processing machine if they last for a long time. Therefore, if the above four waveforms can be classified as fast as possible, they can greatly contribute to monitoring the discharge machining status.

본원 발명은 위의 파형을 분류하여 아아크 발생 신호나 또는 단락 발생 신호가 발생될 경우에는 즉시(참고:아아크 발생신호는 항상 매 주기의 선단에 위치함, 제1도) 방전 전력공급을 당해주기(Due cycle)동안 또는 당해주기의 수 퍼센트 정도만 차단시키는 방법중의 독특한 한가지 방법과 그 이용에 관한 것이다.According to the present invention, when the arc generation signal or the short circuit generation signal is generated by classifying the above waveform, the discharge power supply is immediately supplied (Note: the arc generation signal is always located at the leading edge of every cycle. One unique method of blocking only a few percent of or during the due cycle, and its use.

이하 본원 발명을 좀더 자세히 설명한다.Hereinafter, the present invention will be described in more detail.

본원 발명에서는 전류파형을 이용하며, 파형분류 및 이를 이용한 아아크 또는 단락으로 인한 부작용 방지 방법을 설명한다(전압파형도 설명은 동일하다.).In the present invention, a current waveform is used, and a waveform classification and a method of preventing side effects due to arc or short circuit using the same are described (voltage waveform description is the same).

먼저 방전파형의 발생에 대하여, 방전에 의한 가공이란 유전체(Dielectric : 주로 경유 등 hydrocarbon류 사용)를 사이에 두고 적당한 거리에 격리된 피가공체와 전극 사이에 일정한 직류 펄스(Pulse)전압을 인가하면 조건에 의하여 불꽃방전(Spark)이 발생한다. 이 에너지에 의하여 피가공체의 일부가 용용증발하기도 하고 일부분은 주위 유전체의 폭발적인 증발 압력에 의하여 비산하기도 한다. 결과적으로 피가공체에 약간의 방전혼(Crater)이 생기고 이들의 평균 누적에 의하여 가공이 이루어진다. 이때 전압 또는 전류의 파형을 샘플링할 수 있다. 그런데 조건에 따라서는 매번 반드시 불꽃방전만 일어난다는 보장이 없다. 예를들면, 극간 간격이 정도 이상 클때는 개방파가 발생하고 실질적인 가공은 전혀 이루어지지 않는다. 그 간격이 지나치게 가까우면 단락파가 발생하고 역시 가공은 이루어지지 않는다. 또 유전체가 지나치게 혼탁하다든지 기타 다른 이유로 국소적인 전기저항이 여타 부위보다 작아서 한곡(Spot)에 집중적으로 방전이 일어나는 수가 있는데 이를 아아크라고 한다. 일반적으로 정상파 내지 반정상파만 발생될 수 있도록 방전가공기를 설계 제작하지만 현실적으로 수퍼센트 내지 수십퍼센트의 무효 및 유해파가 발생한다.First, when the discharge waveform is generated, processing by discharge means applying a constant DC pulse voltage between the workpiece and the electrode separated at a suitable distance with a dielectric (mainly used for hydrocarbons such as diesel). Spark is generated by the condition. This energy causes part of the workpiece to melt and evaporate, and part of it is scattered by the explosive evaporation pressure of the surrounding dielectric. As a result, a few discharge craters are formed in the workpiece, and processing is performed by their average accumulation. At this time, the waveform of voltage or current can be sampled. However, depending on the conditions, there is no guarantee that only a flame discharge will occur each time. For example, when the gap is large enough, an open wave is generated and practical processing is not performed at all. If the distance is too close, a short wave is generated and machining is not performed again. In addition, due to excessive turbidity of the dielectric or other reasons, the local electrical resistance is smaller than that of other parts, and the discharge may be concentrated in one spot, which is called arc. Generally, the electric discharge machine is designed and manufactured so that only stationary or semi-normal waves can be generated, but realistically, several to tens of percent of invalid and harmful waves are generated.

다음 방전파형 분류의 목적에 대하여, 분류의 주목적은 방전가공 상태를 감시하여 양호상태와 불량상태를 구분하는데 있다. 나아가서 이 정보를 자기제어 용으로 사용할 수도 있다. 본원 발명에서는 이 정보를 아아크 또는 단락 발생시 당해주기의 전력공급을 차단하여 피가공물과 방전기를 동시에 보호하도록 한다.For the purpose of the next discharge waveform classification, the main purpose of the classification is to monitor the discharge machining state to distinguish between good and bad condition. In addition, this information can be used for self-control. In the present invention, by blocking the power supply in the event of arcing or short circuit occurs to protect the workpiece and the discharger at the same time.

다음 개략적인 분류 방법에 대하여, 미리 정해진 샘플링 기간 내에 방전파형을 수신하여 적당한 전압범위로 조정한 변화전압(Variable)과 미리 구성된 회로에 의하여 미리 설정된 크기의 설정전압(Reference)과 비교한다. 본원 발명에서는 설정전압을 상위(High level)와 저위(Low level)로 설정한다. 전위 설정 범위는 상위인 경우 전류파 최고치의 95내지 99퍼센트이고, 하위인 경우는 25내지 90퍼센트이다.In the following rough classification method, a discharge waveform is received within a predetermined sampling period and compared with a variable voltage (Variable) adjusted to an appropriate voltage range and a set voltage (Reference) of a predetermined size by a preconfigured circuit. In the present invention, the set voltage is set to a high level and a low level. The potential setting range is 95 to 99 percent of the peak of the current wave at the top and 25 to 90 percent at the bottom.

다음 샘플링 시기의 결정에 대하여, 방전파형은 종류에 상관없이 회로열림(On time)과 회로닫힘(Off time)으로 한 주기(Cycle)가 구성되어 반복하는 파형이다. 본원 발명에서는 회로열림의 시작시기에만 위 변화전압(Variable)을 샘플링한다(제2도 참조). 또한 샘플링을 위한 감시 펄스((Monitoring pulse)를 전산기 자체의 타이며(Main clock)를 이용하여 방전용 ON- OFF 신호 길이가 무작위(Random)로 변화를 하여도 전혀 차질 없이 ON시기(ON Time)에 대하여 항상 같은 위치에 발생되도록 한다.Regarding the determination of the next sampling time, the discharge waveform is a waveform in which a cycle consisting of an on time and an off time is composed and repeated regardless of the type. In the present invention, the above variable voltage (Variable) is sampled only at the start of the circuit opening (see FIG. 2). In addition, even when the monitoring pulse (Sampling pulse) for sampling is changed by the computer's own main clock and the ON-OFF signal length for discharge is changed randomly, it is ON time without any problem. To always occur in the same location.

다음 논리도(Logic chart)에 대하여, 본 논리도는 어떠한 논리구조에 의하여 방전파형에서 아아크파를 검출하고, 일단 아아크파가 검출되면 어떠한 논리구조에 의하여 즉시 방전전력을 차단하는가 하는 본원 발명의 요체를 설명하는 것이다. 방전전력차단 방법에 2가지를 제시하였다. 즉, 차단기간이 불변인 것과 가변인 것으로 따로 설명한다.With respect to the following logic chart, the logic diagram shows the logic of the present invention, which logic structure detects arc waves in the discharge waveform, and once the arc waves are detected, the logic power blocks the discharge power immediately. To explain. Two methods for discharging power are presented. In other words, the blocking period is described as being invariant and variable.

제3-1도 및 제3-2도에 표시된 W는 방전전류 파형(Variable, 이하 입력신호라함)을 표시하고, H는 미리 설정된 기준 고전위로서 입력신호 최대치의 95 내지 99퍼센트를, L은 마찬가지로 저준위를 표시한 것으로서 입력신호 최대치 25 내지 95퍼센트에 설정한다. 전류파형은 설명의 편의상 5가지의 대표적인 파형만 표시한다. 또한 본원 발명과 직접적인 관련이 없는 부분은 생략하였다.W shown in FIGS. 3-1 and 3-2 represents a discharge current waveform (Variable, hereinafter referred to as an input signal), H is a preset reference high potential, 95 to 99 percent of the maximum input signal value, and L is Similarly, the low level is displayed and is set at 25 to 95 percent of the maximum input signal. The current waveforms show only five representative waveforms for ease of explanation. Also, parts not directly related to the present invention are omitted.

그림의 왼쪽으로부터 정상파형, 개방파형, 아아크 파형, 단락파형, 반정상파형이다. 그림에서 점선으로 된 부분이 원래의 입력신호 파형이고, 실선부분은 본원 발명에 의하여 전력이 차단되었기 때문에 개조된 부분을 표시한다. 즉, 아아크와 단락이 발생될 때는 본원 발명에 의하여 실선처럼 개조되어 결과적으로 아아크와 단락이 차단된다고 볼 수 있다.From the left side of the figure, it is normal waveform, open waveform, arc waveform, short waveform, and semi-normal waveform. The dotted line in the figure is the original input signal waveform, and the solid line indicates the modified part because the power is cut off according to the present invention. That is, when arcs and short circuits occur, it can be seen that according to the present invention, the arcs and short circuits are blocked as a result of the modification.

전압파형은 전류파형과 형태가 반대임을 유의하여야 한다.It should be noted that the voltage waveform is the opposite of the current waveform.

정상파형과 반정상파형이 대단히 유사함을 유의하여야 한다. 이 파형들에서 실질적인 가공행위(Machining)가 이루어지는 부위는 단지 정상파형과 반정상파형 및 아아크 일부 뿐이라는 점도 유의할 필요가 있다.It should be noted that the normal and seminormal waveforms are very similar. It is also worth noting that the actual machining in these waveforms is only part of the normal waveform, the seminormal waveform, and the arc.

여기에서 불변 차단인 경우는 그림의 신호 (2)는 입력신호가 저준위보다 클 경우의 논리신호를 나타낸다.Here, in the case of invariant blocking, signal (2) in the figure shows the logic signal when the input signal is higher than the low level.

(14)는 방전시계(EDM clock)의 신호를 나타내는데, 방전기의 운전상태에 따라서 on-off 크기가 자유자재로 변하는 경우가 있다.Reference numeral 14 denotes a signal of an EDM clock, and the on-off size may change freely depending on the operation state of the discharger.

(6)은 샘플링회로(sampling circuit)에서 연속 발생하는 샘플링 펄스를 나타내고 있으며 항상 위 (14)의 초기로 위치한다(주로 Timing IC 8254를 이용하는 경우가 많다.).(6) shows the sampling pulse which occurs continuously in the sampling circuit and is always located at the beginning of the above (14). (Tsuly, Timing IC 8254 is often used.)

(9)는 (2)와 (6)의 AND 논리신호를 나타내는 것으로서 아아크 발생을 입증하는 신호이다.(9) shows the AND logic signal of (2) and (6), which is a signal which proves arc generation.

(17)은 위의 신호 (2)를, (6)을 clock으로 하는 D-flipflop의 D에 입력시킨 반전 출력(inversed Q or Q bar)이다.(17) is an inversed Q or Q bar inputted to D-flipflop D with the above signal (2) and (6) as the clock.

(15)는 (14)와 (17)의 AND 논리신호로서 아아크시에는 on time의 전부분이 저준위가 되는 것을 나타내고 있다. 즉, 신호 (15)를 사용하여 방전전력을 제어한다면 아아크시에는 방전전력이 자동으로 중단됨을 알 수 있다.(15) shows an AND logic signal of (14) and (17), indicating that all parts of the on time become low level at the time of arcing. That is, if the discharge power is controlled using the signal 15, it can be seen that the discharge power is automatically stopped at the time of arcing.

차단 가변인 경우는 그림의 신호 (2)는 입력신호가 저준위보다 클 경우의 논리신호를 나타낸다.In the case of cutoff variable, signal (2) in the figure shows the logic signal when the input signal is higher than the low level.

(14)는 방전시계(EDM clock)의 신호를 나타내는데, 방전기의 운전상태에 따라서 on-off 크기가 자유자재로 변하는 경우가 있다.Reference numeral 14 denotes a signal of an EDM clock, and the on-off size may change freely depending on the operation state of the discharger.

(6)은 샘플링회로(sampling circuit)에서 연속 발생하는 샘플링 펄스를 나타내고 있으며 항상 위(14)의 초기에 위치한다(주로 Timing IC 8254를 이용하는 경우가 많다.).(6) shows sampling pulses that occur continuously in the sampling circuit and is always located at the beginning of the top 14 (often a Timing IC 8254 is often used).

<9>는 <2>와 <6>의 AND 논리신호를 나타내는 것으로서 아아크 발생을 입증하는 신호이다.<9> represents an AND logic signal of <2> and <6>, and is a signal for verifying arc generation.

<23>은 전자계산기의 주시계(main clock)를 나타낸다.<23> represents the main clock of the computer.

<17>은 신호<23>을 clock으로 하는 내림순서 계수기(down counter 예를들면 IC 8254)의 gate에 신호 <9>를 접속시켜 출력(out)되는 신호를 나타낸다. down count 크기는 전산기의 프로그램으로 설정한다.<17> represents a signal outputted by connecting signal <9> to a gate of a down-counter (down IC, for example, IC 8254) which uses signal <23> as a clock. The down count size is set by the computer program.

<15>는 <14>와 <17>의 AND 논리신호로서 아아크시에는 on time의 전부분이 저준위가 되는 것을 나타내고 있다. 즉, 신호 <15>를 사용하여 방전전력을 제어한다며 아아크시에는 방전전력이 자동으로 중단됨을 알 수 있다.<15> is an AND logic signal of <14> and <17>, and indicates that the entire portion of the on time becomes low during arcing. In other words, it can be seen that the discharge power is automatically stopped when the discharge power is controlled using the signal <15>.

여기서 특징적인 것은 위에 언급한 바와 같이 신호 <6>을 이용하여 매주기 ON 개시초에 입력신호를 샘플링한다는 점과 신호 <15>가 정확하게 아아크 발생시에 OFF된다는 점이다.Characteristic here is that as described above, the input signal is sampled at the beginning of every cycle ON using the signal &lt; 6 &gt;, and the signal &lt; 15 &gt;

이하 본 발명의 실시예는 다음과 같다.Examples of the present invention are as follows.

[실시예]EXAMPLE

한 주기가 50마이크로 초이고 ON 시간이 30마이크로 초인 구형파에(Square wave) 의하여 구동되는 방전가공기의 방전전류 신호를 파형분석 기능을 가진 장치에 전달시켜서 아아크 파형과 일대일 상응하는 특징적인 감시신호(Monitoring signal)를 얻었다. 이때 과연 방전전류 파형이 출력 없음(Off state)인가를 확인하기 위하여 위의 2신호를 동시에 오실로스코프로 기록하였다. 제4-1도가 그 결과를 나타내 주고 있다. 제4-1도에서 보는 바와 같이 명백하게 아아크 감시신호가 있는 주기에는 방전전류의 일부가 공급되지 않고 있음을 알 수 있다. 차단기간이 일정하지 않은 이유는 유전체(dielectric)에 의한 지연(break down delay) 때문이다.Discharge current signal of the electric discharge machine driven by a square wave with one cycle of 50 microseconds and an ON time of 30 microseconds is transmitted to a device having a waveform analysis function. signal). At this time, to confirm whether the discharge current waveform is an output (Off state), the above two signals were recorded at the same time with an oscilloscope. 4-1 shows the result. As shown in FIG. 4-1, it is apparent that a part of the discharge current is not supplied in the period in which the arc monitoring signal is present. The reason why the interruption period is not constant is because of the break down delay caused by the dielectric.

이와 같이된 본 발명의 효과는 제4-2도와 같이 연속적으로 아아크가 발생되는 악조건에서도 방전가공이 무난히 수행되었다.As described above, the effect of the present invention was smoothly performed even under adverse conditions in which arc was continuously generated as shown in FIG. 4-2.

위의 신호 (15)를 방전전력 조절용 반도체 Gate(Gate of power transistor)에 입력시킬 경우 소기의 목적을 달성할 수 있음을 알 수 있다. 즉 방전파형 분석장치에 의하여 송출되는 아아크 또는 단락신호를 위의 설명과 같은 논리회로에 의하여 방전시계(EDM clock)를 신호 (15)와 같이 AND 논리결합으로서 수정한다면 아아크 또는 단락이 발생할 경우에는 항상 당해주기는 방전이 불가능하게 된다. 결론은 아아크와 단락에 의한 손상이 발생하지 않는 방전가공기를 만들 수 있다. 따라서 다음과 같은 장점을 구비한 방전가공기를 만들 수 있다. 즉 아아크에 의한 손상이 없으며, OFF 시간을 극도로 줄여서 가공능률을 제고시킬 수 있는 것이다.It can be seen that the desired purpose can be achieved by inputting the signal 15 to the gate of power transistor (Gate of power transistor). In other words, if the arc or short signal sent by the discharge waveform analyzer is modified by AND logic combination as the signal 15 by the logic circuit as described above, the arc or short circuit always occurs when an arc or short circuit occurs. Discharging becomes impossible. The conclusion is that an electric discharge machine can be constructed that does not cause damage due to arcs and short circuits. Therefore, it is possible to make an electric discharge machine having the following advantages. In other words, there is no damage by arc, and the processing time can be improved by reducing the OFF time extremely.

Claims (2)

펄스형 방전가공시에는 발생하는 전압 또는 전류파형을, 회로 열림(ON time) 초기에 발생하는 감시파(sampling pulse)의 고준위(high level)시에, 동 전류파 최고치의 25 내지 95퍼센트에 설정된 설전전위와 비교하여 설정치 이상인 신호로써 아아크에 일대일 상응하는 신호를 얻은 후, 위 감시파를 시계(Clock)로 하여, 반전 플립플롭(flip flop)시켜, 방전시계(EDM clock)와 그리고 (AND)논리결합한 신호를 방전전류제어 반도체의 게이트(gate)신호로 사용함으로써, 아아크 전류 흐름을 방지할 수 있는 것을 특징으로 하는 논리회로로 구성됨을 특징으로 하는 "방전가공 파형의 분류에 의한 아아크 방지방법."The voltage or current waveform generated during pulsed discharge machining is set at 25 to 95 percent of the peak value of the dynamic current wave at the high level of the sampling pulse that occurs early in the circuit ON time. After acquiring a one-to-one correspondence to arc as a signal that is above the setpoint value compared to the pre-potential potential, the watchdog wave is clocked, flip-floped, and the EDM clock and (AND). A method for preventing arcing by classifying an electric discharge processing waveform, comprising a logic circuit characterized in that arc current flow can be prevented by using a logic-coupled signal as a gate signal of a discharge current control semiconductor. " 펄스형 방전가공시에는 발생하는 전압 또는 전류파형을, 회로 열림(ON time) 초기에 발생하는 감시파의 고준위시에, 동 전류파 최고치의 25 내지 95퍼센트에 설정된 설정준위와 비교하여 설정치 이상인 신호로써 아아크에 일대일 상응하는 신호를 얻은 후, 동 신호로써 미리 설정된 내림순서 계수기(down counter)의 게이트를 촉발(trigger)하여, 동 계수기의 출력과 방전시계(EDM clock)와 그리고 (AND)논리결합한 신호를, 방전전류 제어 반도체의 게이트 신호로 사용함으로써, 아아크 또는 단락 전류 흐름을 방지할 수 있는 것을 특징으로 하는 논리회로로 구성됨을 특징으로 하는 "방전가공 파형의 분류에 의한 아아크 방지방법.In pulse type discharge processing, a signal that is higher than or equal to the set value compared with the set level set at 25 to 95 percent of the peak of the same current wave at the high level of the supervisory wave generated at the beginning of the circuit ON time. After a one-to-one correspondence with arc, the trigger triggers the gate of the pre-set down counter as the signal, and combines the output of the counter with the EDM clock and the logic of AND. A method for preventing arcing by classifying an electric discharge processing waveform, characterized by comprising a logic circuit characterized in that arcing or short-circuit current flow can be prevented by using a signal as a gate signal of a discharge current control semiconductor.
KR1019920005521A 1992-04-02 1992-04-02 Arc preventing method by the classification of monitering pulse KR950002091B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920005521A KR950002091B1 (en) 1992-04-02 1992-04-02 Arc preventing method by the classification of monitering pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005521A KR950002091B1 (en) 1992-04-02 1992-04-02 Arc preventing method by the classification of monitering pulse

Publications (2)

Publication Number Publication Date
KR930021307A KR930021307A (en) 1993-11-22
KR950002091B1 true KR950002091B1 (en) 1995-03-13

Family

ID=19331302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005521A KR950002091B1 (en) 1992-04-02 1992-04-02 Arc preventing method by the classification of monitering pulse

Country Status (1)

Country Link
KR (1) KR950002091B1 (en)

Also Published As

Publication number Publication date
KR930021307A (en) 1993-11-22

Similar Documents

Publication Publication Date Title
US7594958B2 (en) Spark management method and device
US3746930A (en) Apparatus for detecting arcs
US3997753A (en) Control system and method for electric discharge machining (EDM) using a predetermined portion of each discharge pulse for monitoring
US3812317A (en) Spark erosion device having arc detecting means
US4447713A (en) Power supply unit for electric discharge machine
US5453593A (en) Method for classifying discharge machining wave patterns, and method for preventing arcs based on the classification of the discharge machining wave in discharge
US4338504A (en) Arc prevention and detection electrical discharge machine servo control system
KR950002091B1 (en) Arc preventing method by the classification of monitering pulse
CN110142471B (en) Device and method for detecting abnormal discharge state of insulating ceramic coating-metal electric spark machining
CN210731286U (en) Detection apparatus for spark-erosion wire cutting processing discharge state
US3509305A (en) Random gap pulsing system for edm
JP2654334B2 (en) Arc prevention method by classification of EDM waveform
CN110548941A (en) detection device and detection method for discharge state of wire cut electrical discharge machining
US3597570A (en) Device for detecting sustained arcing across electrospark machining gaps
CN112828403B (en) Electric spark machining discharge state detection circuit and method
JP6882031B2 (en) Capacitive ignition device for ion measurement and AC ringing suppression
JPH0531625A (en) Power supply for electric discharge machine
JP3015100B2 (en) Power supply for electrical discharge machining of metal workpieces with electrodes of liquid material or solid material
Danikas et al. On the spark to pseudoglow and glow transition mechanism and discharge detectability (Discussion, with reply by R. Bartnikas and JP Novak)
KR950010994B1 (en) Method for classifing an electric discharge machining wave
Behrens et al. Arc detection in electro-discharge machining
US5393947A (en) Method and device for controlling a wire cut electric discharging machine
KR950002092B1 (en) Z-axis servo motor operating method by the classfication of monitering pulse
JP2641376B2 (en) Operation method of Z-axis servo motor for electric discharge machine based on electric discharge waveform classification
KR820002134B1 (en) Method of detecting gap conditions in edm process with monitoring pulses

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee