KR950000492B1 - 선박 자동화 제어용 메인 프로세스 모듈 - Google Patents

선박 자동화 제어용 메인 프로세스 모듈 Download PDF

Info

Publication number
KR950000492B1
KR950000492B1 KR1019910020292A KR910020292A KR950000492B1 KR 950000492 B1 KR950000492 B1 KR 950000492B1 KR 1019910020292 A KR1019910020292 A KR 1019910020292A KR 910020292 A KR910020292 A KR 910020292A KR 950000492 B1 KR950000492 B1 KR 950000492B1
Authority
KR
South Korea
Prior art keywords
signal
microprocessor
input
peripheral device
interrupt
Prior art date
Application number
KR1019910020292A
Other languages
English (en)
Other versions
KR930010773A (ko
Inventor
김상철
박충희
김정한
임준석
Original Assignee
현대중공업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사, 김주용 filed Critical 현대중공업 주식회사
Priority to KR1019910020292A priority Critical patent/KR950000492B1/ko
Publication of KR930010773A publication Critical patent/KR930010773A/ko
Application granted granted Critical
Publication of KR950000492B1 publication Critical patent/KR950000492B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63J—AUXILIARIES ON VESSELS
    • B63J99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Control By Computers (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

내용 없음.

Description

선박 자동화 제어용 메인 프로세스 모듈
도면은 이 발명의 실시예에 따른 선박 자동화 제어용 메인 프로세스 모듈의 전체 블럭도이다.
이 발명은 선박 자동화 제어용 메인 프로세스 모듈(Main Process Module, MPM)에 관한 것으로서, 더욱 상세하게 말하자면 대형 선박의 부력 조정 시스템이나 기관실의 최적화 제어를 위해 사용되는 선박 자동화 제어 시스템의 중앙처리 장치인 메인 프로세스 모듈에 관한 것이다.
종래의 선박은 항해를 하기 위한 선박의 조정을 숙련된 조정자의 감각이나 경험 및 식견에 의해서 하는 경우가 많았다. 따라서 사람으로서는 감지하기 힘들거나 인지하기 힘이든 부분이나 상황에 의해 발생된 원인에 의해서 큰 사고가 날 수 있는 위험이 항상 내재되어 있다. 또한 선박의 제어에 수많은 선원을 필요로 하는 단점이 있다.
상기한 위험을 제거하려는 노력 및 선박 제어 인력을 위한 선박 자동화에 관한 연구가 지속적으로 이루어져, 최근에는 급속도로 대형 선박의 각 부분이 자동화되어 가거나 전자화되어 가는 추세에 있다.
그러나 종래의 대형 선박의 자동화 및 전자화는 선박의 각 부분에 대한 것일 뿐, 실질적으로 전체적인 선박의 자동화 제어를 종합적으로 하지 못하는 단점이 있다. 이러한 단점은 대형 선박을 숙련된 조정자의 감각 및 인지에 의해 제어함으로써, 대형 선박을 조정하고 있는 도중에 발생할 수 있는 사람의 한계를 초월하는 상황에 대하여 숙련된 조정자가 종합적으로 대처하지 못할 경우에 큰 피해를 입거나 대형 사고가 일어날 수 있는 위험이 있다.
따라서 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 대형 선박의 기관(engine)의 온도, 각 릴레이(relay)의 접점, 선박의 각도 및 속력, 각종 밸브 개폐 제어기기, 냉각수, 윤활유, 연료, 각종 펌프(pump)의 제어를 컴퓨터 및 각종 선박 자동화 기기를 이용하여 종합적으로 제어할 수 있는 선박 자동화 제어용 메인 프로세스 모듈을 제공하는 데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 모든 버스와 컨트롤 신호를 통하여 각 유니트(unit)의 동작을 제어하는 마이크로 프로세서(microprocessor)와 ; 상기한 마이크로 프로세서에 연결되어, 마이크로 프로세서의 출력 및 입력 데이터를 일시 저장하는 어드레스 버퍼(address buffer) 및 데이터 버퍼와 ; 상기한 데이터 버퍼에 연결되어, 인터럽트 루틴(interrupt routine)과 데이터 베이스(Data Base, DB)와 운영 시스템(Operating System, OS)의 소프트웨어가 저장된 롬(ROM)과 램(RAM)으로 이루어진 메모리와 ; 마이크로 프로세서에 연결되어, 마이크로 프로세서에 의한 입력 신호로부터 입출력 읽기, 쓰기 신호와 메모리 읽기, 쓰기 신호를 출력함으로써 시스템버스 및 로컬 버스(local bus)를 제어하는 버스 컨트롤러와 ; 사용자의 임의에 따라 싱글(single)상태 웨이트(wait) 신호 또는 더블(double)상태 웨이트 신호 또는 트리플(triple)상태 웨이트 신호를 출력함으로써 마이크로 프로세서의 웨이트 상태를 제어하는 웨이트 상태 발생부와 ; 난-매스커블(nonmaskable)인터럽트 신호와 파워 리세트(power reset) 신호를 입력 신호로 하여 상기한 입력 신호를 출력함으로써 전원부에서 전원 이상 상태가 발생했을 경우에 마이크로 프로세서를 전원 이상 상태로부터 보호하는 리세트 회로와 ; 웨이트 상태 발생부와 리세트 회로에 연결되어, 마이크로 프로세서에 클럭신호와 리세트 신호를 출력하는 클럭 발생부와 ; 클럭 발생부에 연결되어, 클럭 발생부의 신호를 1/2로 분주하는 분주부와 ; 시스템 버스와 분주부에 연결되어, 메인 프로세스 모듈의 타이밍과 실행 타임의 모니터링(monitoring)에 사용되는 신호를 출력하는 타이머(timer)와 ; 시스템 버스에 연결되어, 로컬 버스 동작과 시스템 어드레스 동작과 핸드세이크(handshake)동작과 입출력 명령 동작을 제어하는 주변장치 인터베이스부와 ; 주변장치 인터페이스부에 연결되어, 주변장치 인터페이스부의 주변장치와의 데이터 송수신을 위한 데이터 통신을 제어하는 통신 제어부와 ; 시스템 버스와 타이머와 주변장치 인터페이스부에 연결되어, 타이머와 주변장치 인터페이스부와 외부로부터 입력되는 인터럽트 요구신호가 입력되면 마이크로 프로세서에 인터럽트 신호를 출력하는 인터럽트 컨트롤러와 ; 주변장치 인터페이스부에 연결되어, 메인 프로세서 모듈의 동작이 정상적으로 이루어지고 있는지를 감시하는 감시부로 이루어진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
도면은 이 발명의 실시예에 따른 선박 자동화 제어용 메인 프로세스 모듈의 전체 블럭도이다.
도면에 도시되어 있듯이 이 발명의 실시예에 따른 메인 프로세스 모듈의 구성은, 마이크로 프로세서(1)와, 마이크로 프로세서(1)에 연결된 어드레스 버퍼 및 데이터 버퍼(2, 3)와, 데이터 버퍼(3)에 연결된 메모리(4)와, 마이크로 프로세서(1)에 연결된 버스 컨트롤러(5)와, 웨이트 상태 발생부(6)와, 난-매스커블 인터럽트 신호(/NMI)와 파워 리세트신호(/PWRES)를 입력신호로 하는 리세트 회로(7)와, 웨이트 상태 발생부(6)와 리세트 회로(7)에 연결된 클럭 발생부(8)와, 클럭 발생부(8)에 연결된 분주부(9)와, 시스템 버스와 분주부(9)에 연결된 타이머(10)와, 시스템 버스에 연결된 주변장치 인터페이스부(11)와, 주변장치 인터페이스부(11)에 연결된 통신 제어부(12)와, 시스템 버스와 타이머(10)와 주변장치 인터페이스부(11)에 연결된 인터럽트 컨트롤러(13)와, 주변장치 인터페이스부(11)에 연결된 감시부(14)로 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 선박 자동화 제어용 메인 프로세스 모듈의 동작은 다음과 같다.
메인 프로세스 모듈에 전원이 인가되면 메모리(4)에 저장된 운영 시스템의 기동에 의해 메인 프로세스 모듈의 동작이 시작된다.
마이크로 프로세서(1)는 모든 버스와 컨트롤 신호를 통하여 각 유니트의 동작을 제어한다. 데이터 버스를 통하여 선박 기관의 온도, 각 릴레이의 접점, 선박의 각도 및 속력에 관한 데이터가 데이터 버퍼(3)에 입력되면 마이크로 프로세서(1)가 이를 억세스하여 데이터를 분석한다. 데이터 분석이 끝난 후 마이크로 프로세서(1)는 어드레스 버퍼(2)와 데이터 버퍼(3)에 어드레스와 데이터를 출력하면서 동시에 버스 컨트롤러(5)를 제어함으로써 분석된 데이터에 해당하는 동작, 즉 각종 밸브 개폐 제어, 냉각수, 윤활유, 연료, 각종 펌프의 제어를 실행할 수가 있다.
상기한 데이터 버스와 어드레스 버스에는 선박 자동화에 필요한 주변기기인 각종의 센서, 릴레이, 밸브, 액튜에이터 등이 연결되어 있다.
버스 컨트롤러(5)는 마이크로 프로세서(1)에 의한 입력 신호로부터 입출력의 읽기, 쓰기 신호와 메모리의 읽기, 쓰기 신호를 출력함으로써 시스템 버스 및 로컬 버스를 제어한다.
웨이트 상태 발생부(6)는 사용자의 임의에 따라 싱글상태 웨이트신호 또는 더블상태 웨이트신호 또는 트리플상태 웨이트신호를 클럭 발생부(8)로 출력함으로써 마이크로 프로세서(1)의 웨이트 상태를 제어한다.
리세트 회로(7)는 전원부의 출력 신호인 난-매스커블 인터럽트 신호(/NMI)와 파워 리세트 신호(/PWRES)를 입력 신호로하여 상기한 입력 신호를 클럭 발생부(8)로 출력함으로써, 전원부에서 전원 이상상태가 발생했을 경우에 마이크로 프로세서(1)를 전원 이상 상태로부터 보호한다.
클럭 발생부(8)는 웨이트 상태 발생부(6)의 출력신호를 입력신호로 하여 마이크로 프로세서(1)에 클럭신호(CLK)를 공급하고, 리세트 회로(7)의 출력신호와 감시부(14)의 출력신호를 입력신호로 하여 리세트 스위치가 온된 후 오프되거나 전원이 다운(down)될 경우에 마이크로 프로세서(1)에 리세트 신호(/RES)를 출력한다. 또한 감시부(14)로부터의 워치독(watchdog)신호(WDOK)가 입력되면 마이크로 프로세서(1)에 이상이 있다고 판단하여 마이크로 프로세서(1)를 리세트시킨다.
상기한 클럭 발생부(8)의 클럭신호(CLK)는 분주부(9)를 통해서 1/2로 분주되어 타이머(10)의 클럭신호로 입력됨으로써 타이머(10)의 동작을 제어한다.
타이머(10)의 출력신호는 메인 프로세스 모듈의 타이밍과 실행 타임의 모니터링에 사용된다. 상기한 타이머(10)에는 3개 채널의 타이머 및 카운터가 있어 시스템 버스로부터 데이터를 입력 받아 동작하며, 인터럽트 컨트롤러(13)에 타이머 인터럽트 요구신호(IR0)를 출력함으로써 타이머 인터럽트가 수행되도록 한다.
주변장치 인터페이스부(11)는 로컬 버스 동작과 시스템 어드레스 동작과 핸드세이크 동작과 입출력 명령 동작을 제어하며, 시스템 버스 및 외부 입출력 장치와 한번에 16비트 병렬 데이터 처리를 할 수가 있다. 또한 외부 입출력 장치는 주변장치 인터페이스부(11)를 통해 인터럽트 컨트롤러(13)에 인터럽트 요구신호(IR1)를 출력함으로써 마이크로 프로세서(1)에 의해 인터럽트 루틴의 서비스를 제공받을 수가 있다.
통신 제어부(12)는 주변장치 인터페이스부(11)와 주변장치와의 데이터 송수신을 위한 데이터 통신을 제어하는 동작을 한다. 통신 제어부(12)가 주변장치와의 데이터 송수신을 하기 위해 사용하는 핸드세이크 라인은 RDY 신호선과 ST신호선과 STB 신호선 등으로 구성되어 있다. 통신 제어부(12)가 데이터를 읽거나 쓰거나 할 때는 핸드세이크 라인의 RDY 신호를 로우 상태로 한 후에 ST신호나 STB 신호의 입력을 대기한다. 이어서 주변장치 인터페이스부(11)로부터 출력된 데이터가 주변장치에 의해 억세스되면 주변장치는 ST신호나 STB신호를 출력한다. 통신 제어부(12)는 주변장치로부터 ST신호나 STB신호가 입력되면 그 결과를 주변장치 인터페이스부(11)로 전달함으로써 주변장치와의 통신이 이루어진다.
인터럽트 컨트롤러(13)는 타이머(10)와 주변장치 인터페이스부(11)와 외부로부터 입력되는 인터럽트 요구신호(IR0~IR2)가 입력되면 마이크로 프로세서(1)에 인터럽트 신호(INT)를 출력한다. 마이크로 프로세서(1)는 인터럽트 컨트롤러(13)로부터의 인터럽트 신호(INT)가 입력되면 데이터 버스로부터 인터럽트 벡터를 억세스하여 상기한 인터럽트 벡터에 해당하는 메모리(4)의 인터럽트 루틴을 수행함으로써 인터럽트를 실행한다.
메인 프로세스 모듈의 메모리(4)는 롬과 램으로 구성되며 인터럽트 루틴과 운영 시스템과 데이터 베이스에 대한 프로그램을 포함하고 있다.
감시부(14)는 주변장치 인터페이스부(11)의 프레쉬 신호(/FRSH)를 입력 신호로 하여 프레쉬 신호(/FRSH)가 정상적일 경우에 정상상태 신호(/NORM)를 출력한다. 프레쉬신호(/FRSH)가 정상적이지 못할 경우에는 정상상태신호(/NORM)의 출력을 중지하며 워치독 신호(WDOK)를 클럭 발생부(8)에 출력한다. 클럭 발생부(8)는 감시부(14)로부터 워치독 신호(WDOK)가 입력되면 메인 프로세스 모듈이 비정상 동작상태에 있다고 판단하여 마이크로 프로세서(1)를 리세트시킨다.
이상에서와 같이 이 발명의 실시예에서, 대형 선박의 기관의 온도, 각 릴레이의 접점, 선박의 각도 및 속력, 각종 밸브 개폐 제어기기, 냉각수, 윤활유, 연료, 각종 펌프의 제어를 컴퓨터 및 각종 선박 자동화 기기를 이용하여 종합적으로 제어하는 효과를 가진 선박 자동화 제어용 메인 프로세스 모듈을 제공할 수가 있다. 이 발명의 이러한 효과는 대형 선박의 자동화 분야에서 이용될 수 있다.

Claims (1)

  1. 모든 버스와 컨트롤 신호를 통하여 각 유니트의 동작을 제어하는 마이크로 프로세서와 ; 상기한 마이크로 프로세서에 연결되어 있으며, 마이크로 프로세서의 출력 및 입력 데이터를 일시 저장하는 어드레스 버퍼 및 데이터 버퍼와 ; 상기한 데이터 버퍼에 연결되어 있으며, 인터럽트 루틴과 운영 시스템과 데이터 베이스 등의 소프트웨어가 저장된 롬과 램으로 이루어진 메모리와 ; 상기한 마이크로 프로세서에 연결되어 있으며, 마이크로 프로세서에 의한 입력신호로부터 입출력 읽기, 쓰기 신호와 메모리 읽기, 쓰기 신호를 출력함으로써 시스템 버스 및 로컬 버스를 제어하는 버스 컨트롤러와 ; 사용자의 임의에 따라 싱글상태 웨이트 신호 또는 더블 상태 웨이트 신호 또는 트리플 상태 웨이트 신호를 출력함으로써 마이크로 프로세서의 웨이트 상태를 제어하는 웨이트 상태 발생부와 ; 난-매스커블 인터럽트 신호와 파워 리세트 신호를 입력 신호로 하여 상기한 입력신호를 출력함으로써 전원부에서 전원 이상 상태가 발생했을 경우에 마이크로 프로세서를 전원 이상 상태로부터 보호하는 리세트 회로와 ; 상기한 웨이트 상태 발생부와 리세트 회로에 연결되어 있으며, 마이크로 프로세서에 클럭 신호와 리세트 신호를 출력하는 클럭 발생부와 ; 상기한 클럭 발생부에 연결되어 있으며, 클럭 발생부의 신호를 2/1로 분주하는 분주부와 ; 상기한 시스템 버스와 분주부에 연결되어, 메인 프로세스 모듈의 타이밍과 실행 타임의 모니터링에 사용되는 신호를 출력하는 타이머와, 시스템 버스에 연결되어, 로컬 버스 동작과 시스템 어드레스 동작과 핸드세이크 동작과 입출력 명령 동작을 제어하는 주변장치 인터페이스부와 ; 상기한 주변장치 인터페이스부에 연결되어 있으며, 주변장치 인터페이스부와 주변장치와의 데이터 송수신을 위한 데이터 통신을 제어하는 통신 제어부와 ; 시스템 버스와 타이머와 주변장치 인터페이스부에 연결되어, 타이머와 주변장치 인터페이스부와 외부로부터 입력되는 인터럽트 요구신호가 입력되면 마이크로 프로세서에 인터럽트 신호를 출력하는 인터럽트 콘트롤러와 ; 상기한 주변장치 인터페이스부에 연결되어 있으며, 메인프로세스 모듈의 동작이 정상적으로 이루어지고 있는지를 감시하는 감시부로 구성되어 ; 대형 선박의 기관의 온도, 각 릴레이의 접점, 선박의 각도 및 속력, 각종 밸브 개폐 제어기기, 냉각수, 윤활유, 연료, 각종 펌프 등을 종합적으로 제어하는 것을 특징으로 하는 선박 자동화 제어용 메인 프로세스 모듈.
KR1019910020292A 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈 KR950000492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020292A KR950000492B1 (ko) 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020292A KR950000492B1 (ko) 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈

Publications (2)

Publication Number Publication Date
KR930010773A KR930010773A (ko) 1993-06-23
KR950000492B1 true KR950000492B1 (ko) 1995-01-24

Family

ID=19322856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020292A KR950000492B1 (ko) 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈

Country Status (1)

Country Link
KR (1) KR950000492B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322665B1 (ko) * 2000-04-27 2002-02-07 서승정 선박용 종합 항법 장치

Also Published As

Publication number Publication date
KR930010773A (ko) 1993-06-23

Similar Documents

Publication Publication Date Title
CA1174368A (en) Programmable controller with back-up capability
US4428044A (en) Peripheral unit controller
US4263647A (en) Fault monitor for numerical control system
US4228495A (en) Multiprocessor numerical control system
US4742443A (en) Programmable controller with function chart interpreter
US4217486A (en) Digital flight guidance system
US4326249A (en) Interrupt system and method
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
CA1109158A (en) Non-volatile storage module for a controller
KR950000492B1 (ko) 선박 자동화 제어용 메인 프로세스 모듈
EP0139254A2 (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfer
US6184904B1 (en) Central processing unit for a process control system
YU99087A (en) Device for controlling system for multiprocessor systems
EP0294487A1 (en) System for controlling coprocessors
CA2002966A1 (en) Method of checking test program in duplex processing apparatus
US20020174282A1 (en) Multiprocessor system
KR20030041804A (ko) 제어기
KR930011203B1 (ko) 이중화 프로세서 시스팀의 입출력 장비 정합장치
KR970002412B1 (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드
GB2146810A (en) Achieving redundancy in a distributed process control system
JPS5822469A (ja) 中央監視制御装置
JP3016156B2 (ja) 伝送装置
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JPS6336303A (ja) マイクロコンピユ−タシステム
JPH08106432A (ja) Ｄｍａ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010117

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee