KR950000389B1 - 다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법 - Google Patents

다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법 Download PDF

Info

Publication number
KR950000389B1
KR950000389B1 KR1019920026633A KR920016633A KR950000389B1 KR 950000389 B1 KR950000389 B1 KR 950000389B1 KR 1019920026633 A KR1019920026633 A KR 1019920026633A KR 920016633 A KR920016633 A KR 920016633A KR 950000389 B1 KR950000389 B1 KR 950000389B1
Authority
KR
South Korea
Prior art keywords
state
cache memory
transition
memory module
processor
Prior art date
Application number
KR1019920026633A
Other languages
English (en)
Other versions
KR940008046A (ko
Inventor
한우종
박남진
윤석한
윤용호
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019920026633A priority Critical patent/KR950000389B1/ko
Publication of KR940008046A publication Critical patent/KR940008046A/ko
Application granted granted Critical
Publication of KR950000389B1 publication Critical patent/KR950000389B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음.

Description

다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법
제 1 도는 다중 프로세서 시스템의 개략도.
제 2 도는 프로세서 모듈의 요구에 의한 캐쉬 메모리 모듈의 상태변화도.
제 3 도는 다른 프로세서 블록의 요구에 의한 캐쉬메모리 모듈의 상태변화도.
제 4 도 내지 제 13 도는 프로세서 모듈의 요구에 의한 캐쉬 메모리 모듈의 상태변화 시험플로우.
제 14 도 내지 제 19 도는 다른 프로세서 모듈의 요구에 의한 캐쉬 메모리 모듈의 상태변화 시험플로우.
* 도면의 주요부분에 대한 부호의 설명
1a∼1n : 프로세서 블록 2a∼2n : 프로세서 모듈
3a∼3n : 캐쉬 메모리 모듈 4 : 시스템 버스블록
5a∼5n : 기억장치 블록
본 발명은 다중 프로세서 시스템(multiple processor system)에서 복수의 캐쉬 메모리 모듈이 존재할때 이들 캐쉬 메모리 모듈의 복잡한 상태변화를 효과적으로 시험하여 오류를 찾아내는 방법에 관한 것이다.
제 1 도는 공유버스에 복수의 프로세서들이 연결되는 다중 프로세서 시스템의 구성을 개략적으로 나타낸 것이다.
이러한 시스템은 프로그램을 실질적으로 수행하는 프로세서 블록들(1a…1n)과 프로그램 및 데이타를 저장하는 기억장치 블록들(5a…5o), 그리고 이들 사이의 통로역할을 하는 시스템 버스블록(4)으로 구성된다. 프로세서 블록(1a…1n)은 다시 프로세서 모듈(2a…2n)과 캐쉬 메모리 모듈(3a…3n)로 이루어진다. 시스템 동작 중에 프로세서 블록들(1a…1n)이 기억장치블록(5a…5o)을 액세스(access)하는 방법은 다음과 같다. 프로세서 모듈(2a…2n)은 먼저 캐쉬 메모리 모듈(3a…3n)을 액세스하여 원하는 주소의 정보가 존재하는지 여부를 검사한다.
만약 존재한다면 통상 캐쉬 메모리에서 히트(hit)되었다고 말하며 캐쉬 메모리 액세스만으로 프로세서 모듈들(2a…2n)의 액세스 요구는 해소될 수 있다. 히트되지 않은 경우 즉, 원하는 주소의 정보가 존재하지 않으면 미스(miss)되었다고 말한다.
캐쉬 메모리에 히트된 경우라도 시스템내에 존재하는 다수의 캐쉬 메모리들(3a…3n), 또 기억장치 모듈들(5a…5o)간의 데이타를 일치시키기 위한 동작이 시스템버스(4)상에 나타날 수 있다.
프로세서 모듈(2a…2n)이 원하는 주소의 정보를 캐쉬 메모리 모듈(3a…3n)이 가지고 있지 않은 경우 시스템버스(4)를 통하여 기억장치 블록들(5a…5o)을 액세스한다.
캐쉬 메모리 모듈(3a…3n) 액세스시 한번에 액세스되는 정보의 블록을 라인(line)이라고 하며 캐쉬 메모리는 이들 캐쉬 라인들의 집합으로 볼 수 있다.
제 1 도와 같은 다중 프로세서 시스템에서 캐쉬 메모리(3a…3n)의 라인은 해당 정보의 유효성, 갱신여부 및 공유여부 등에 따라 다음에 나타낸 표와 같은 4가지의 상태 또는 그 일부의 상태들을 가질 수 있다.
[표 1] 캐쉬 메모리 모듈의 상태종류
위의 표와 같은 상태를 갖는 캐쉬 메모리 모듈(3a…3n)의 동작은 제 2 도 및 제 3 도의 상태도와 같이 나타낼 수 있다.
제 2 도는 프로세서 모듈(2a…2n)이 캐쉬 메모리 모듈(3a…3n)정보를 요구할 경우에 캐쉬 메모리 모듈(3a…3n)에 발생할 수 있는 상태의 변화를 나타낸 것이다.
무효화상태(I)나 비변경 독점상태(E)에서 읽기요구가 발생하면 비변경 독점상태(E)로 천이하며(1), 이때 무효화상태(I)에서 비변경 독점상태(E)로 천이시에는 읽기 미스로서 시스템버스(4)에 대한 요구가 발생한다.
무효화상태(I)에서 비변경 독점상태(E)로 천이될 때 타캐쉬 메모리 모듈(3a…3n)로부터 이미 해당 데이타를 가지고 있음을 알리는 신호를 받으면 비변경 독점상태(E) 대신 공유상태(S)로 바뀔 수 있다(8).
비변경 독점상태(E)에서 읽기 요구를 만나면 비변경 독점상태(E)에 머문다(2).
공유상태(S)에서 읽기 요구를 만나면 그대로 공유상태(S)에 머무르고(7), 변경상태(M)에서는 읽기 요구나 쓰기 요구를 만나도 변경상태(M)에 머문다(5)
쓰기 요구가 발생했을때 무효화 상태(I)에서는 변경상태(M)로 천이하며(4), 이때 시스템 버스(4)의 사용요구가 발생한다. 비변경 독점상태(E)에서 쓰기 요구를 만나면 변경상태(M)로 천이하고(3), 변경상태(M)에서 쓰기 요구를 만나면 변경상태(M)에 머문다(5).
공유상태(S)에서 쓰기 요구를 만난 경우 상태는 변경상태(M)로 천이하고(6), 타캐쉬 메모리 모듈(3a…3n)에 알려주기 위한 시스템버스(4)상의 동작이 요구된다.
이때 무효화 상태(I)에서 비변경 독점상태(E)나 변경상태(M)로 천이시 미스를 의미하며 따라서 라인교체가 발생할 수 있고 이때 교체될 라인이 변경상태(M)였다면 시스템버스(4)를 통한 되쓰기(Write-Back)동작이 발생한다.
제 3 도는 시스템버스(4)로부터 캐쉬 메모리 모듈(3a…3n)에 대한 요구가 있는 경우의 상태천이를 나타낸 것이다.
시스템버스(4)로부터의 요구는 타프로세서 블록(1a…1n)으로부터의 요구에 의한 것이고 캐쉬 메모리 모듈(3a…3n)이 다른 프로세서 블록(1a…1n)의 동작에 반응을 하는 경우는 해당 라인에 유효한 상태를 가지고 있는 경우 뿐이므로 무효화 상태(I)로부터의 천이는 없다.
비변경 독점상태(E)에 대해 시스템버스(4)상의 읽기 동작이 감지되면 공유상태(S)로 천이하게 되고(6), 변경상태(M)에 대해 읽기 동작이 감지되면 되쓰기(Write-Back) 동작을 수반하며 공유상태(S)로 천이한다(8).
비변경 독점상태(E), 공유상태(S) 또는 변경상태(M)인 라인에 대한 쓰기 동작이 감지되면 무효화 상태(I)로 천이한다(1, 7, 2).
시스템버스(4)상의 동작이 읽기 또는 쓰기 어느 형태이건 캐쉬 메모리 모듈(3a…3n)에 해당 라인이 없으면, 미스인 경우로 현상태를 그대로 유지한다(3, 4, 5).
단 공유상태(S)에서는 시스템버스(4)상의 동작이 읽기 히트인 경우에도 공유상태(S)에 그대로 머문다(5).
앞서 나타낸 표와 같은 여러상태를 갖는 캐쉬 메모리 모듈(3a…3n)이 두개 이상 존재하는 다중 프로세서 시스템에서의 캐쉬 메모리 모듈(3a…3n)의 동작을 시험하기 위해서 통상의 기억장치 블록(5a…5o) 시험방법을 사용할 경우 캐쉬 메모리 모듈(3a…3n)의 복잡한 동작특성과 매우 빠른 오류전달효과로 인하여 오류발생 시점이나 위치를 찾기가 매우 어렵다. 본 발명은 이러한 시스템의 초기시험시 캐쉬 메모리 모듈(3a…3n)의 동작을 시험함에 있어서 오류발생 시점과 그 위치를 정밀하게 찾을 수 있는 방법을 제공하는 것을 목적으로 한다.
앞서 나타낸 표와 같은 상태를 갖고 제 3 도 및 제 4 도와 같은 상태천이를 갖는 일반적인 MESI(M, S, E, I 의 상태를 갖는)프로토콜의 캐쉬 상태천이의 의미있는 경우들을 다음과 같이 분류한다.
1. 자신의 프로세서 모듈(2a…2n)에 의한 경우
(a) 무효화상태(I)로부터의 비변경 독점상태(E)로의 천이
(b) 무효화상태(I)로부터 공유상태(S)로의 천이
(c) 무효화상태(I)로부터 변경상태(M)로의 천이
(d) 비변경 독점상태(E)로부터 변경상태(M)로의 천이
(e) 공유상태(S)로부터 변경상태(M)로의 천이
(f) 비변경 독점상태(E)로부터 비변경 독점상태(E)로의 천이
(g) 공유상태(S)로부터 공유상태(S)로의 천이
(h) 변경상태(M)로부터 변경상태(M)로의 천이
(i) 변경상태(M)로부터 라인교환에 의한 비변경 독점상태(E)로의 천이
(j) 변경상태(M)로부터 라인교환에 의한 변경상태(M)로의 천이
2. 다른 프로세서 블록(1a…1n)에 의한 경우
(a') 비변경 독점상태(E)로부터의 공유상태(S)로의 천이
(b') 비변경 상태(E)로부터 무효화상태(I)로의 천이
(c') 공유상태(S)로부터 무효화상태(I)로의 천이
(d') 공유상태(S)로부터 공유상태(S)로의 천이
(e') 변경상태(M)로부터 공유상태(S)로의 천이
(f') 변경상태(M)로부터 무효화상태(I)로의 천이
본 발명에 따른 시험방식은 위와같이 분류된 각 경우들에 대한 시험플로우를 작성한 후 필요에 따라 그들의 조합으로 시험을 수행하는 것으로, 캐쉬 메모리 모듈(3a…3n)의 상태변화에 있어서 오류의 시기와 장소를 용이하게 발견할 수 있다.
위의 1의 경우를 위한 시험 플로우들은 제 4 도 내지 제 13 도에 나타내었고, 2의 경우를 위한 플로우는 제 14 도 내지 제 19 도에 나타낸 바와 같다.
위의 상태변화 전체를 시험하고자 할 경우에는 서로 중복되는 경우를 피하면 경우의 수를 줄일 수 있다. 즉 위의 경우들을 기본경우라 할때 다음과 같은 시험순서를 예시할 수 있다.
1. 자신의 프로세서 모듈(2a…2n)에 의한 경우
(a'') 기본경우의 (a), (b), (g), (e)의 결합.
무효화 상태(I)로부터 비변경 독점상태(E)로의 천이 후 공유상태(S)로의 천이 후 공유상태(S)로의 천이 후 변경상태(M)로의 천이
(b'') 기본경우의 (a), (f), (d), (h), (j)의 결합.
무효화 상태(I)로부터 비변경 독점상태(E)로의 천이 후 비변경 독점상태(E)로의 천이 후 변경상태(M)로의 천이 후 라인 교체를 통한 변경상태(M)로의 천이
(c'') 기본경우의 (c), (i)의 결합.
무효화 상태(I)로부터 변경상태(M)로의 천이 후 라인 교체를 통한 비변경 독점상태(E)로의 천이
2. 다른 프로세서 블록(1a…1n)에 의한 경우
(a''') 기본경우의 (a'), (d'), (c')의 결합.
비변경 독점상태(E)로부터 공유상태(S)로의 천이 후 공유상태(S)로 천이 후 무효화 상태(I)로 천이
(b''') 기본경우의 (b')
비변경상태(E)로부터 무효화 상태(I)로의 천이
(c''') 기본경우의 (e')
변경상태(M)로부터 공유상태(S)로의 천이
(d''') 기본경우의 (f')
변경상태(M)로부터 무효화상태(I)로의 천이 이상과 같이 복수의 캐쉬 메모리는 복잡한 상태변화를 가지므로 오류발생시 그 전달이 빠르고 파급효과가 다양하여 통상의 메모리 시험방법으로는 효과적인 시험이 어려우나 본 발명의 방법에 따르면 효과적으로 오류를 발견할 수 있다.

Claims (2)

  1. 다중 프로세서 시스템에서 메모리 모듈의 상태변화를 시험하는 방법에 있어서, 무효화상태(I)와 비변경 독점상태(E)와 공유상태(S) 및 변경상태(M)를 갖는 복수의 캐쉬 메모리 모듈(3a…3n)의 상태천이형태를 의미있는 경우들의 집합으로 본류하여 단계적으로 상기 복수의 캐쉬 메모리 모듈(3a…3n)의 상태변화를 시험하는 것을 특징으로 하는 다중 프로-세서 시스템에서 메모리 모듈의 상태변화 시험방법.
  2. 제 1 항에 있어서, 상기 상태천이 형태집합은 상기 복수의 캐쉬 메모리 모듈(3a…3n) 각각이 속한 프로세서 블록(1a…1n)내의 프로세서 모듈(2a…2n)에 의한 상태변화인 경우와, 상기 복수의 캐쉬 메모리 모듈(3a…3n) 각각이 속하지 않은 다른 프로세서 블록의 프로세서 모듈에 의한 상태변화인 경우로 나누어지는 것을 특징으로 하는 다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법.
KR1019920026633A 1992-12-30 1992-12-30 다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법 KR950000389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026633A KR950000389B1 (ko) 1992-12-30 1992-12-30 다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026633A KR950000389B1 (ko) 1992-12-30 1992-12-30 다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법

Publications (2)

Publication Number Publication Date
KR940008046A KR940008046A (ko) 1994-04-28
KR950000389B1 true KR950000389B1 (ko) 1995-01-16

Family

ID=19339437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026633A KR950000389B1 (ko) 1992-12-30 1992-12-30 다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법

Country Status (1)

Country Link
KR (1) KR950000389B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373138B1 (ko) * 2001-01-06 2003-02-25 주식회사 아큐텍반도체기술 와이어본딩을 위한 리드프레임상의 도금부 제조 방법

Also Published As

Publication number Publication date
KR940008046A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
US5787478A (en) Method and system for implementing a cache coherency mechanism for utilization within a non-inclusive cache memory hierarchy
US6021468A (en) Cache coherency protocol with efficient write-through aliasing
CN101446923B (zh) 一种响应于指令而清洗高速缓冲存储器线的装置和方法
US5996048A (en) Inclusion vector architecture for a level two cache
KR100318789B1 (ko) 멀티프로세서 데이타 처리 시스템에서의 캐쉬를 관리하는시스템과 방법
US6651115B2 (en) DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces
KR100330935B1 (ko) 최적화된 캐시 동작을 독립적으로 구현하는 캐시 일관성 프로토콜
US5943684A (en) Method and system of providing a cache-coherency protocol for maintaining cache coherency within a multiprocessor data-processing system
US5581727A (en) Hierarchical cache system flushing scheme based on monitoring and decoding processor bus cycles for flush/clear sequence control
US5940856A (en) Cache intervention from only one of many cache lines sharing an unmodified value
US5946709A (en) Shared intervention protocol for SMP bus using caches, snooping, tags and prioritizing
US5963974A (en) Cache intervention from a cache line exclusively holding an unmodified value
US7340565B2 (en) Source request arbitration
US7502893B2 (en) System and method for reporting cache coherency state retained within a cache hierarchy of a processing node
EP0301354A2 (en) Cache consistency protocol for multiprocessor system
US5940864A (en) Shared memory-access priorization method for multiprocessors using caches and snoop responses
US9026742B2 (en) System and method for processing potentially self-inconsistent memory transactions
US6266743B1 (en) Method and system for providing an eviction protocol within a non-uniform memory access system
JPS629942B2 (ko)
JPH11506852A (ja) 多数のバスマスタと共用レベル２キャッシュとを備える多レベルキャッシュシステムでのキャッシュスヌーピングオーバーヘッドの低減
US5943685A (en) Method of shared intervention via a single data provider among shared caches for SMP bus
US7024520B2 (en) System and method enabling efficient cache line reuse in a computer system
US6226718B1 (en) Method and system for avoiding livelocks due to stale exclusive/modified directory entries within a non-uniform access system
WO1996035995A1 (en) Method and apparatus for managing snoop requests using snoop advisory cells
US6336169B1 (en) Background kill system bus transaction to optimize coherency transactions on a multiprocessor system bus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination