KR940022289A - Self-assignment device and method for input / output address for ISA bus - Google Patents

Self-assignment device and method for input / output address for ISA bus Download PDF

Info

Publication number
KR940022289A
KR940022289A KR1019940004756A KR19940004756A KR940022289A KR 940022289 A KR940022289 A KR 940022289A KR 1019940004756 A KR1019940004756 A KR 1019940004756A KR 19940004756 A KR19940004756 A KR 19940004756A KR 940022289 A KR940022289 A KR 940022289A
Authority
KR
South Korea
Prior art keywords
interface module
address
base address
communication bus
memory
Prior art date
Application number
KR1019940004756A
Other languages
Korean (ko)
Other versions
KR100276496B1 (en
Inventor
이.샤리프 라이안
지안 첸 잭
에바스 페이잘
모슬리 제랄드
챵 웬-펭
Original Assignee
세끼자와 스토무
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 스토무, 후지쓰 가부시키가이샤 filed Critical 세끼자와 스토무
Publication of KR940022289A publication Critical patent/KR940022289A/en
Application granted granted Critical
Publication of KR100276496B1 publication Critical patent/KR100276496B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network

Abstract

이더네트 인터페이스 모듈은 AT 버스와 외부 이더네트 통신버스 사이에 인터페이스를 제공하는 IBM AT 또는 AT 호환 컴퓨터의 AT 버스에 대한 애드-온 카드이다. 컴퓨터가 하드웨어 리셋 명령을 내리면 이더네트 인터페이스 모듈은 EEPROM 으로 부터의 구멍 바이트를 시리얼 레지스터/카운터에 로딩한다. 구성 바이트는 이더네트 인터페이스 모듈용의 메모리와 I/O 베이스 어드레스를 포함한다. 구성 바이트의 로딩과 동시에 중앙처리장치(CPU)는 부트업된다. 부트업 후 CPU는 이더네트 인터페이스 모듈이 부트업 메모리와 이더네트 인터페이스 모듈의 메모리 베이스 어드레스가 다른 애드-온 모듈의 어드레스와 충돌하면 이더네트 인터페이스 모듈의 메모리 베이스 어드레스는 컴퓨터로부터 모듈을 제거하고 제2컴퓨터에 EEPROM을 재프로그래밍함으로써 반자동적으로 재구성된다. 제1시스템에 모듈을 재설치한 후 CPU는 재부팅되고 메모리 베이스 어드레스는 충돌에 대하여 재검사된다. 만약 어떤 메노리 베이스 어드레스의 충돌도 검출되지 않으면 CPU 는 충돌에 대한 입출력 베이스 어드레스를 검사한다. 만약 입출력 베이스 어드레스의 충돌이 검출되면 CPU는 소정의 메모리 위치로부터 판독을 수행한다. 그 판독에 응답하여 이더네트 인터페이스 모듈은 자동으로 그 입출력이 베이스 어드레스를 증가시킨다. CPU는 다시 충돌을 검사하며, 이 과정은 입출력 베이스 어드레스 충돌이 검출되지 않을 때까지 반복된다. 새로운 메모리 및 입출력 어드레스는 EEPROM에서 새로운 구성의 부분으로서 저장된다.The Ethernet interface module is an add-on card for the AT bus of an IBM AT or AT compatible computer that provides an interface between the AT bus and an external Ethernet communication bus. When the computer issues a hardware reset command, the Ethernet interface module loads a hole byte from the EEPROM into the serial register / counter. The configuration byte contains the memory for the Ethernet interface module and the I / O base address. At the same time as the configuration byte is loaded, the CPU is booted up. After boot-up, the CPU determines that the Ethernet interface module has a boot-up memory and the memory interface address of the Ethernet interface module collides with another add-on module address. It is semi-automatically reconfigured by reprogramming the EEPROM into the computer. After reinstalling the module in the first system, the CPU is rebooted and the memory base address is rechecked for conflicts. If no conflict in the memory base address is detected, the CPU checks the input / output base address for the conflict. If a conflict of the input / output base address is detected, the CPU performs reading from a predetermined memory location. In response to the read, the Ethernet interface module automatically increments its base address. The CPU checks for collisions again, and this process is repeated until no I / O base address conflicts are detected. The new memory and input / output addresses are stored as part of the new configuration in the EEPROM.

Description

이사(ISA) 버스용 입출력 어드레스의 자기할당 장치 및 방법Self-assignment device and method for input / output address for ISA bus

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 원리에 따른 컴퓨터도,1 is a computer diagram in accordance with the principles of the invention;

제2도는 제1도에 도시된 컴퓨터용 이더네트 인터페이스 모듈의 기능 블록도,2 is a functional block diagram of the Ethernet interface module for a computer shown in FIG.

제9도는 시스템 파워업시 또는 시스템 하드웨어 리셋 명령의 수행시 ID 메모리로부터 시프트 레지스트/카운터로 구성 바이트의 판독 및 부트 메모리 충돌의 해소에 대한 흐름도,9 is a flowchart for reading configuration bytes from the ID memory to the shift register / counter and resolving boot memory conflicts when the system is powered up or performing a system hardware reset command.

제10도는 AT 버스용 메모리 베이스 어드레스의 설명도.10 is an explanatory diagram of a memory base address for an AT bus.

Claims (23)

통신버스를 통해 다른 어드레스가능한 인터페이스 모듈과 함께 중앙처리장치에 결합되기에 적합한 어드레스가능한 인터페이스 모듈용 인터페이스 콘트롤러로서, 상기 각각의 어드레스가능한 인터페이스 모듈이 통신버스를 통해 중앙 처리장치에 의해 공급되는 상기 인터페이스 모듈에 대하여 유일한 베이스 어드레스와, 상기 인터페이스 모듈로부터 통신 버스의 데이타 판독을 위해 통신버스를 통해 중앙처리장치에 의해 공급되는 판독 명령 또는 통신버스로부터 상기 인터페이스 모듈의 데이타 기록을 기록하기 위해 중앙처리장치에 의해 공급되는 기록명령에 응답하기에 적합한 인터페이스 콘트롤러에 있어서, 대응 인터페이스 모듈이 응답하도록 된 유일한 어드레스를 결정하기 위한 저장된 구성 베이스 어드레스와 ; 대응 인터페이스 모듈에 의해 응답을 위한 유일한 어드레스를 결정할 때 대응 인터페이스 모듈에 의해 사용을 위한 수정된 구성 어드레스를 포함하는 베이스 어드레스를 디코딩하는 디코더와 ; 상기 저장된 구성 베이스 어드레스가 다른 인터페이스 모듈 중의 한 모듈에 대한 유일한 어드레스와 동일한 경우에 상기 저장된 구성 베이스 어드레스를 자동 수정하는 수단으로서, 통신버스상의 소정의 어드레스와 상기 판독 명령에 응답하여 상기 저장된 구성 베이스 어드레스를 상이한 구성 어드레스로 수정하는 수단을 구비하는 자동 수정 수단을 포함하는 것을 특징으로 하는 인터페이스 콘트롤러.An interface controller for an addressable interface module suitable for coupling to a central processing unit along with other addressable interface modules via a communication bus, wherein each of the addressable interface modules is supplied by the central processing unit via a communication bus. By the central processing unit to record a unique base address and a read command supplied by the central processing unit via the communication bus for reading data of the communication bus from the interface module or a data record of the interface module from the communication bus. An interface controller suitable for responding to a write command supplied, said interface controller comprising: a stored configuration base address for determining a unique address to which a corresponding interface module is to respond; A decoder for decoding a base address comprising a modified configuration address for use by the corresponding interface module when determining a unique address for response by the corresponding interface module; Means for automatically modifying the stored configuration base address when the stored configuration base address is the same as a unique address for one of the other interface modules, the stored configuration base address in response to a predetermined address on the communication bus and the read command And automatic modifying means having means for modifying a to a different configuration address. 제1항에 있어서, 상기 콘트롤러는 단일 직접회로칩을 포함하는 것을 특징으로 하는 인터페이스 콘트롤러.The interface controller of claim 1, wherein the controller comprises a single integrated circuit chip. 제1항에 있어서, 상기 수정 수단은 상기 구성 베이스이 어드레스에 의해 대표되는 값을 증분 조정하는 카우터를 포함하는 것을 특징으로 하는 인터페이스 콘트롤러.The interface controller according to claim 1, wherein said modifying means includes a counter for incrementally adjusting a value represented by said configuration base by an address. 제3항에 있어서, 인터페이스 콘트롤러는 상기 구성 베이스 어드레스를 초기에 저장하는 메모리를 포함하고, 카운터는 증분 조정하기에 앞서 메모리로부터의 구성 베이스 어드레스를 수신하도록 결합되는 것을 특징으로 하는 인터페이스 콘트롤러.4. The interface controller of claim 3 wherein the interface controller includes a memory that initially stores the configuration base address, and the counter is coupled to receive the configuration base address from the memory prior to incremental adjustment. 제1항, 제3항 또는 제4항중 어느 한 항에 있어서, 인터페이스 콘트롤러는 상기 구성 베이스 어드레스를 수정하는 수정수단을 선택적으로 인에이블 및 디스에이블하는 모드 콘트롤러와 상기 수정수단이 디스에이블될 때 대응 인터페이스 모듈에 의해 사용을 위한 유일한 어드레스를 선택하는 점퍼 콘트롤러를 포함하는 것을 특징으로 하는 인터페이스 콘트롤러.5. A method according to any one of claims 1, 3 or 4, wherein the interface controller responds with a mode controller for selectively enabling and disabling the correction means for modifying the configuration base address and when the correction means are disabled. And a jumper controller for selecting a unique address for use by the interface module. 제4항에 있어서, 메모리외의 구성 베이스 어드레스의 판독과 상기 구성 베이스 어드레스에 대응하는 신호의 카운터로의 로딩을 제어하는 상태 기기를 포함하는 것을 특징으로 하는 인터페이스 콘트롤러.The interface controller according to claim 4, further comprising a state machine that controls reading of a configuration base address other than memory and loading of a signal corresponding to the configuration base address to a counter. 제1항에 있어서, 상기 저장된 구성 베이스 어드레스는 수정되는 베이스 어드레스인 제1베이스 어드레스와 메모리 어드레스 공간을 위한 베이스 어드레스인 제2베이스 어드레스를 포함하며, 상기 디코더는 상기 인터페이스 콘트롤러에 분리된 베이스 어드레스를 제공하도록 제1 및 제2베이스 어드레스를 디코딩하는 수단을 포함하는 것을 특징으로 하는 인터페이스 콘트롤러.2. The apparatus of claim 1, wherein the stored configuration base address includes a first base address that is a modified base address and a second base address that is a base address for a memory address space, and wherein the decoder stores a base address separated from the interface controller. Means for decoding the first and second base addresses to provide. 다른 어드레스 가능한 인터페이스 모듈 및 중앙처리장치와 함께 통신망 사이에서 통신버스로 결합하기 위한 자동적으로 재구성 가능하고 어드레스 가능한 인터페이스 모듈로서, 상기 각각의 인터페이스 모듈이 통신버스를 통해 중앙처리장치에 의해 공급되는 상기 인터페이스 모듈에 대하여 유일한 베이스 어드레스와, 상기 인터페이스 모듈로 부터 통신버스로의 데이타 판독을 위해 통신버스를 통해 중앙처리장치에 의해 공급되는 판독 명령 또는 통신버스로부터 상기 인터페이스 모듈의 데이타 기록을 위해 중앙처리장치에 의해 공급되는 기록 명령에 응답하기에 적합한 자동 재구성 가능한 인터페이스 모듈에 있어서, 상기 통신버스상의 상기 판독 명령중의 하나에 응답하여 중앙처리장치에 의해 데이타와 비교를 위해 상기 메모리로부터 통신버스로 유일한 데이타를 판독하는 자동 재구성 가능한 인터페이스 모듈에 대하여 유일한 데이타를 저장하는 메모리와 ; 자동 재구성 가능한 인터페이스 모듈이 응답할 유일한 베이스 어드레스를 결정하기 위한 구성 베이스 어드레스를 저장하는 레지스터와 ; 상기 통신버스상의 소정의 어드레스와 상기 판독 명령중의 한 명령에 응답하여 저장된 구성 베이스 어드레스를 상이한 구성 어드레스로 수정하는 수단과 ; 자동재구성 가능한 인터페이스 모듈에 의해 응답을 위한 유일한 어드레스를 결정할 때 인터페이스 모듈에 의해 사용하기 위한 수정된 구성 어드레스를 디코딩하는 디코더를 포함하는 것을 특징으로 하는 자동 재구성 가능한 인터페이스 모듈.An automatically reconfigurable and addressable interface module for coupling to a communication bus between communication networks together with other addressable interface modules and a central processing unit, wherein each interface module is supplied by the central processing unit via a communication bus. A unique base address for the module and a read command supplied by the central processing unit via the communication bus for reading data from the interface module to the communication bus or a central processing unit for data recording of the interface module from the communication bus. An automatically reconfigurable interface module suitable for responding to a write command supplied by a communication server, comprising: a communication server from the memory for comparison with data by a central processing unit in response to one of the read commands on the communication bus; A memory for storing only the data about the automatically reconfigurable interface module for reading only data; A register that stores a configuration base address for determining a unique base address to which an auto-reconfigurable interface module will respond; Means for modifying a predetermined address on the communication bus and a configuration base address stored in response to one of the read commands to a different configuration address; And a decoder for decoding a modified configuration address for use by the interface module when determining a unique address for response by the auto-reconfigurable interface module. 제8항에 있어서, 상기 통신버스를 거쳐 통과된 데이타를 위한 추가의 메모리를 추가로 포함하며, 상기 레지스터는 상기 추가 메모리에 대한 추가의 베이스 어드레스를 저장하며, 상기 디코더는 상기 추가의 베이스 어드레스를 상기 추가의 메모리를 어드레스하는 분리된 베이스 어드레스로 디코딩하는 수단을 포함하는 것을 특징으로 하는 자동 재구성 가능한 인터페이스 모듈.9. The apparatus of claim 8, further comprising additional memory for data passed over the communication bus, wherein the register stores an additional base address for the additional memory, and wherein the decoder stores the additional base address. Means for decoding said additional memory into a separate base address that addresses said additional memory. 제8항에 있어서, 자동 재구성 가능한 인터페이스 모듈은 통신버스와 통신망 사이에 인터페이스를 제공하기에 적합한 것을 특징으로 하는 자동 재구성 가능한 인터페이스 모듈.9. The automatic reconfigurable interface module according to claim 8, wherein the automatic reconfigurable interface module is suitable for providing an interface between the communication bus and the communication network. 제10항에 있어서, 자동 재구성 가능한 인터페이스 모듈은 근거리 통신망과 인터페이스하기에 적합한 것을 특징으로 하느 자동 재구성 가능한 인터페이스 모듈.11. The automatic reconfigurable interface module of claim 10, wherein the automatic reconfigurable interface module is suitable for interfacing with a local area network. 제11항에 있어서, 자동 재구성 가능한 인터페이스 모듈은 이더네트 통신망과 인터페이스하기에 적합한 것을 특징으로 하는 자동 재구성 가능한 인터페이스 모듈.12. The automatic reconfigurable interface module of claim 11, wherein the automatic reconfigurable interface module is suitable for interfacing with an Ethernet communication network. 제13항에 있어서, 자동 재구성 가능한 인터페이스는 AT 통신버스에 결합하기에 적합한 것을 특징으로 하는 자동 재구성 가능한 인터페이스 모듈.14. The auto reconfigurable interface module of claim 13, wherein the auto reconfigurable interface is suitable for coupling to an AT communication bus. 제8항에 있어서, 통신버스에 결합되어 통신버스의 통신을 제어하는 시스템 인터페이스와 ; 자동 재구성 가능한 인터페이스 모듈과 통신버스나 통신망 사이에서 통신되는 데이타를 저장하는 버퍼 메모리와, 이 버퍼 메모리로 부터의 데이타 전송을 제어하는 버퍼 콘트롤러와 ; 상기 버퍼 콘트롤러로 부터의 명령에 응답하여 데이타를 처리하고 통신망에 공급하는 송신기와 ; 상기 통신망으로 부터의 데이타를 수신하고 처리하는 수신기를 포함하는 것을 특징으로 하는 자동 재구성 가능한 인터페이스 모듈.9. The system of claim 8, further comprising: a system interface coupled to the communication bus to control communication of the communication bus; A buffer memory for storing data communicated between an automatically reconfigurable interface module and a communication bus or communication network, and a buffer controller for controlling data transfer from the buffer memory; A transmitter for processing data and supplying data to a communication network in response to a command from the buffer controller; And a receiver for receiving and processing data from the communication network. 통신버스와 ; 상기 통신버스에 각각 접속된 중앙처리장치 및 다수의 어드레스가능한 인터페이스 모듈을 구비하는데, 상기 각 인터페이스 모듈은 통신버스를 통해 중앙처리장치에 의해 공급되는 상기 인터페이스 모듈에 대하여 유일한 베이스 어드레스와, 상기 어드레스 모듈로부터 통신버스로의 데이타 판독을 위해 통신버스를 통해 중앙처리장치에 의해 공급되는 판독 명령 또는 통신버스로부터 상기 인터페이스 모듈로 데이타를 기록하기 위해 중앙처리장치에 의해 공급되는 판독 명령 또는 통신버스로부터 상기 인터페이스 모듈로 데이타를 기록하기 위해 중앙처리장치에 의해 공급되는 기록 명령에 응답하기에 적합하며, 상기 인터페이스 모듈의 적어도 하나는 자동 재구성 가능한 모듈을 포함하고, 상기 자동 재구성 가능한 인터페이스 모듈은 상기 통신버스상의 상기 판독 명령에 응답하여 중앙처리장치에 의해 기대되는 데이타와의 비교를 위해 상기 메모리로부터 통신버스로 유일한 데이타를 판독하는 자동 재구성 가능한 인터페이스 모듈에 대하여 유일한 데이타를 저장하는 메모리와 ; 자동 재구성 가능한 인터페이스 모듈이 응답할 유일한 베이스 어드레스를 결정하기 위한 구성 베이스 어드레스를 저장하는 레지스터와 ; 상기 통신버스상의 소정의 어드레스와 상기 판독 명령중의 한 명령에 응답하여 저장된 구성 베이스 어드레스를 상이한 구성 어드레스를 수정하는 수단과 ; 자동 재구성 가능한 인터페이스 모듈에 의해 응다을 위한 유일한 어드레스를 결정할 때 인터페이스 모듈에 의해 사용하기 위한 수정된 구성 어드레스를 디코딩하는 디코더를 포함하는 것을 특징으로 하는 마이크로프로세서 시스템.Communication bus; A central processing unit and a plurality of addressable interface modules, each connected to the communication bus, each interface module having a unique base address for the interface module supplied by the central processing unit via the communication bus, and the address module; The read command supplied by the central processing unit via the communication bus for reading data from the communication bus to the communication bus or the read command supplied by the central processing unit to write data from the communication bus to the interface module or from the communication bus. Suitable for responding to a write command supplied by the central processing unit for recording data into the module, wherein at least one of the interface modules includes an auto-reconfigurable module, the auto-reconfigurable interface module Of the memory in response to the read command stores only the data about the automatically reconfigurable interface module for reading the data unique to the communication bus from the memory for comparison with data that is expected by the central processing unit; A register that stores a configuration base address for determining a unique base address to which an auto-reconfigurable interface module will respond; Means for modifying a configuration address different from a predetermined address on the communication bus and a configuration base address stored in response to one of the read commands; And a decoder for decoding a modified configuration address for use by the interface module when determining a unique address for response by the auto-reconfigurable interface module. 제15항에 있어서, 상기 자동 재구성 가능한 인터페이스 모듈은 중앙처리장치와 자동 재구성 가능한 인터페이스 모듈 사이에서 통신버스를 통해 데이타를 통과시키도록 결합된 데이타 버스와 ; 통신버스를 통해 어드레스 신호를 중앙처리장치 버스로 부터 자동 재구성 가능한 인터페이스 모듈로 통과시키도록 결합된 어드레스 버스를 포함하는 것을 특징으로 하는 마이크로프로세서 시스템.16. The system of claim 15, wherein the automatic reconfigurable interface module comprises: a data bus coupled to pass data through a communication bus between the central processing unit and the automatic reconfigurable interface module; And an address bus coupled to pass address signals from the central processing unit bus through the communication bus to the automatically reconfigurable interface module. 제15항에 있어서, 자동 재구성 가능한 인터페이스 모듈은 상기 통신버스를 거쳐 통과된 데이타를 위한 추가의 메모리를 포함하며, 상기 레지스터는 상기 추가 메모리에 대한 추가의 베이스 어드레스를 저장하며, 상기 디코더는 상기 추가의 베이스 어드레스를 상기 추가의 메모리를 어드레스하는 분리된 베이스 어드레스로 디코딩하는 수단을 포함하는 것을 특징으로 하는 마이크로프로세서 시스템.16. The apparatus of claim 15, wherein the automatically reconfigurable interface module includes additional memory for data passed over the communication bus, the register stores an additional base address for the additional memory, and the decoder is further configured for the additional memory. Means for decoding the base address of the data into a separate base address that addresses the additional memory. 인터페이스 콘트롤러를 구비하며 통신버스를 통해 다른 어드레스가능한 인터페이스 모듈과 함께 중앙처리장치에 결합되기에 적합한 어드레스가능한 인터페이스 모듈로서, 상기 각각의 어드레스가능한 인터페이스 모듈은 통신버스를 통해 중앙처리장치에 의해 공급되는 상기 인터페이스 모듈에 대하여 유일한 베이스 어드레스와, 상기 인터페이스 모듈로부터 통신버스의 데이타 판독을 위해 통신버스를 통해 중앙처리장치에 의해 공급되는 판독 명령 또는 통신버스로부터 상기 인터페이스 모듈로의 데이타 기록을 위해 중앙처리장치에 의해 공급되는 기록 명령에 응답하기에 적합하며, 이 인터페이스 모듈에 유일한 어드레스를 자동적으로 발생시키기 위한 방법에 있어서, 상기 인터페이스 콘트롤러에 구성 베이스 어드렛를 저장하는 단계와 ; 상기 구성 베이스 어드레스가 인터페이스 콘트롤러를 인터페이스 모듈에 대한 유일한 어드레스와 동일한 경우에 상기 저장된 구성 베이스 어드레스를 통신버스상의 소정의 어드레스와 상기 판독 명령중의 한 명령에 응답하여 상이한 구성 어드레스로 수정하는 단계와 ; 인터페이스 모듈에 의해 응답을 위한 유일한 어드레스를 결정할 때 인터페이스 콘트롤러를 구비하는 대응 인터페이스 모듈에 의해 사용을 위한 수정된 구성 어드레스를 디코딩하는 단계를 포함하는 것을 특징으로 하는 방법.An addressable interface module having an interface controller and adapted to be coupled to a central processing unit with other addressable interface modules via a communication bus, each addressable interface module being supplied by the central processing unit via a communication bus. A base address unique to the interface module and a read command supplied by the central processing unit via the communication bus for reading data from the interface module to the central processing unit for data recording from the communication bus to the interface module. CLAIMS 1. A method for automatically generating an address unique to an interface module, the method suitable for responding to a write command supplied by the method, the method comprising: storing a configuration base address in the interface controller; Modifying the stored configuration base address to a different configuration address in response to a predetermined address on the communication bus and one of the read commands when the configuration base address is the same as the unique address for the interface module; Decoding a modified configuration address for use by a corresponding interface module having an interface controller when determining a unique address for a response by the interface module. 제18항에 있어서, 상기 저장된 구성 베이스 어드레스를 수정하는 단계는 상기 구성 베이스 어드레스에 의해 대표되는 값을 카운터로 증분조정하는 단계를 포함하는 것을 특징으로 하는 방법.19. The method of claim 18, wherein modifying the stored configuration base address comprises incrementing the value represented by the configuration base address with a counter. 상기 인터페이스 콘트롤러는 메모리를 포함하며, 상기 메모리에 상기 구성 베이스 어드레스를 초기에 저장하는 단계와 ; 상기 증분 조정에 앞서 메모리로 부터의 구성 베이스 어드레스를 카운터에서 수신하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.The interface controller includes a memory, initially storing the configuration base address in the memory; Receiving at the counter a configuration base address from memory prior to said incremental adjustment. 제18항 내지 제20항중 어느 한 항에 있어서, 인터페이스 콘트롤러를 구비하는 인터페이스 모듈은 모드 콘트롤러와 무점퍼 콘트롤러를 포함하며, 모드 콘트롤러의 제어하에서 구성 베이스 어드레스의 수정을 선택적으로 인에이블 및 디스에이블하는 단계와 ; 상기 수정이 디스에이블될 때 점퍼 콘트롤러의 제어하에서 유일한 어드레스를 선택하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.21. The interface module of any one of claims 18-20, wherein the interface module including an interface controller includes a mode controller and a jumper controller to selectively enable and disable modification of the configuration base address under control of the mode controller. Step; Selecting the unique address under the control of a jumper controller when the modification is disabled. 제19항에 있어서, 인터페이스 콘트롤러를 구비하는 인터페이스 모듈은 상태 기기를 포함하며, 카운터가 증분 조정하여 증가를 실행할 때 구성 베이스 어드레스에 대응하는 신호를 카운터로 공급함으로써 메모리 외부의 구성 베이스 어드레스의 판독을 제어하도록 상태 기기의 사용을 제어하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.20. The apparatus of claim 19, wherein the interface module having an interface controller includes a state machine, and reads the configuration base address outside the memory by supplying a counter corresponding to the configuration base address to the counter when the counter incrementally adjusts to perform the increment. Controlling the use of the state machine to control. 제18항에 있어서, 저장된 구성 베이스 어드레스는 수정되는 베이스 어드레스인 제1베이스 어드레스와 제2베이스 어드레스를 포함하며, 분리된 베이스 어드레스를 제공하도록 제1, 제2베이스 어드레스를 디코딩하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.19. The method of claim 18, wherein the stored configuration base address includes a first base address and a second base address that are modified base addresses, and further comprising decoding the first and second base addresses to provide a separate base address. Method comprising a. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940004756A 1993-03-12 1994-03-11 Interface control device KR100276496B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US3118093A 1993-03-12 1993-03-12
US08/031,180 1993-03-12
US8/031180 1993-03-12
US11951193A 1993-09-10 1993-09-10
US08/119,511 1993-09-10
US8/119511 1993-09-10

Publications (2)

Publication Number Publication Date
KR940022289A true KR940022289A (en) 1994-10-20
KR100276496B1 KR100276496B1 (en) 2000-12-15

Family

ID=26706922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004756A KR100276496B1 (en) 1993-03-12 1994-03-11 Interface control device

Country Status (2)

Country Link
JP (1) JP3588139B2 (en)
KR (1) KR100276496B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016098027A (en) * 2014-11-25 2016-05-30 富士フイルム株式会社 Wraparound case

Also Published As

Publication number Publication date
KR100276496B1 (en) 2000-12-15
JP3588139B2 (en) 2004-11-10
JPH076120A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
CA1335843C (en) Programmable option select
US5491804A (en) Method and apparatus for automatic initialization of pluggable option cards
US5428748A (en) Method and apparatus for automatically configuring a computer peripheral
US6012103A (en) Bus interface system and method
US7020764B2 (en) Semiconductor processing device
US5420987A (en) Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
US6427198B1 (en) Method, system, and program for determining system configuration
KR100280637B1 (en) Computer system capable of data update of fixed flash ROM and its control method
JP2000231534A (en) Plural memory storage devices and data bus structure to be used together with driver/receiver technique and method for operating the same structure
JP3310990B2 (en) Electronics
US6748515B1 (en) Programmable vendor identification circuitry and associated method
JP2000065899A (en) Semiconductor device, and its data rewriting method
KR19990011955A (en) PCI bridge
US6128718A (en) Apparatus and method for a base address register on a computer peripheral device supporting configuration and testing of address space size
US6321332B1 (en) Flexible control of access to basic input/output system memory
US20040098516A1 (en) Booting from a re-programmable memory on an unconfigured bus
CN101189577B (en) Method and device of accessing configuration registers by automatically changing an index
KR940022289A (en) Self-assignment device and method for input / output address for ISA bus
KR19980054349A (en) Optional automatic setting circuit
US6438686B1 (en) Method and apparatus for eliminating contention with dual bus masters
US6651152B1 (en) Microcomputer including download circuit controlling data download to plurality of memories
CN106548311B (en) Inventory management setting system
KR20040070279A (en) Communication system
JPH0756847A (en) Portable computer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee