KR940011275B1 - Laser diode and manufacturing method the same - Google Patents
Laser diode and manufacturing method the same Download PDFInfo
- Publication number
- KR940011275B1 KR940011275B1 KR1019910020545A KR910020545A KR940011275B1 KR 940011275 B1 KR940011275 B1 KR 940011275B1 KR 1019910020545 A KR1019910020545 A KR 1019910020545A KR 910020545 A KR910020545 A KR 910020545A KR 940011275 B1 KR940011275 B1 KR 940011275B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductivity type
- laser diode
- semiconductor substrate
- cladding layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Abstract
Description
제 1 도는 종래 VSIS형 레이저다이오드의 단면도.1 is a cross-sectional view of a conventional VSIS type laser diode.
제 2 도는 이 발명에 따른 레이저다이오드의 단면도.2 is a cross-sectional view of the laser diode according to the invention.
제 3(a)도∼제3(c)도는 이 발명에 따른 레이저다이오드의 제조공정도이다.3 (a) to 3 (c) are manufacturing process diagrams of the laser diode according to the present invention.
이 발명은 레이저다이오드 및 그 제조방법에 관한 것으로, 특히 가로모드의 조절이 용이하며 식각공정없이 한번에 결정성장에 의해 형성할 수 있는 레이저다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a laser diode and a method for manufacturing the same, and more particularly, to a laser diode and a method for manufacturing the same, which can be easily formed by crystal growth at a time without an etching process and are easily controlled.
통상적으로 레이저다이오드(Laser Diode : 이하 LD라 칭함)는 반도체의 PN 접합부근에서 전자와 정공의 재결합에 의해 빛을 발생하는 것으로 반도체레이저라고도 한다.In general, a laser diode (hereinafter referred to as LD) generates light by recombination of electrons and holes near a PN junction of a semiconductor, and is also called a semiconductor laser.
일반적인 표시소자로 이용되는 발광디이오드(LED)는 발생되는 광을 자연방출하는데 비해 LD는 유도방출에 의해 광을 방출하므로 간섭성과 방향성이 있다. 또한, LD는 고체레이저 및 개스레이저등과 같은 일반적인 레이저에 비해 소형이고, 효율이 좋으며 광의 적접변조등의 특성에 의해 광통신 및 광디스크메모리등의 정보처리장치에 이용되고 있으며 광신호처리 및 광센서등 이용분야가 확대되고 있다.A light emitting diode (LED) used as a general display device emits light generated naturally, whereas LD emits light by induced emission, and thus has coherence and directionality. In addition, LD is smaller than general lasers such as solid state lasers and gas lasers, and has high efficiency, and is used for information processing devices such as optical communication and optical disk memory due to the characteristics of direct modulation of light. The field of use is expanding.
LD는 동작모드에 따라 게인가이딩(Gain guiding) 방식과 인덱스가이딩(Index guieing) 방식으로 구분되어 진다. 상기 게인가이딩방식은 외부에서 구조적으로 전류의 밀도가 높은 영역을 한정시켜 그 영역에서만 빛을 방출한다. 그러나, 상기 게인가이딩방식의 LD는 전류밀도가 높은 영역에서 빛을 방출하나 전류밀도가 낮은 영역에서도 미약하나 빛을 방출하므로 인정한 가로모드(lateral mode)를 얻기가 어렵다. 상기 인덱스가이딩방식은 전류의 흐름에 따라 방출된 빛이 굴절률의 차이에 따라 굴절률이 높은 영역으로 유도되므로 안정한 가로모드를 얻을 수 있다.LD is classified into a gain guiding method and an index guiding method according to an operation mode. The gain guiding method limits a region having a high current density structurally from the outside to emit light only in the region. However, the LD of the gain guiding method emits light in a region having a high current density but is weak in a region having a low current density, but emits light, so it is difficult to obtain a recognized lateral mode. In the index guiding method, a stable horizontal mode may be obtained because light emitted as a current flows into a region having a high refractive index according to a difference in refractive index.
제 1 도는 종래 VSIS(V-channel Substrate Inner Stripe)형 LD의 수직단면도이다. 상기 VSIS형 LD는 인덱스가이딩방식으로 동작되는 것이다.1 is a vertical cross-sectional view of a conventional VSIS (V-channel Substrate Inner Stripe) LD. The VSIS type LD is operated by an index guiding method.
상기 VSIS형 LD는 P형 GaAa의 반도체기판(11)의 표면에 N형 GaAs의 전류제한층(13)이 형성되어 있다. 상기 반도체기판(11)과 전류제한층(13)이 메사에칭(Mesa etching)되어 V채널(V-Channel)이 스트라이프(Stripe) 형태로 형성되어 있다. 또한, 상기 전류제한층(13)상에 P형 AlyGa1-yAs의 제 1 클래드층(Clad layer ; 15), P형 AlXGa1-XAs의 활성층(17), N형 AlyGa1-yAs의 제 2 클래드층(19) 및 N+형 GaAsdml 의 캡층(Cap layer ; 21)이 순차적으로 형성되어 있다. 상기에서 제 1 클래드층(15)은 상기 V채널을 채우고 상기 반도체기판(11)과 전기적으로 연결되어 형성된다. 또한, 상기 캡층(21)의 상부에는 상기 V채널과 대응하는 부분을 제외하고는 절연막(23)이 형성되어 있다. 상기절연막(23)의 상부에는 상기캡층(21)의 노출된 부분과 접촉하는 N형 전극(25)이 형성되어 있고, 상기 반도체기판(11)이 하부표면에 P형 전극(26)이 형성되어 있다.In the VSIS type LD, an N-type GaAs current limiting layer 13 is formed on the surface of the P-type GaAa semiconductor substrate 11. The semiconductor substrate 11 and the current limiting layer 13 are mesa-etched to form a V-channel in a stripe shape. In addition, the first cladding layer 15 of P-type Al y Ga 1-y As, the active layer 17 of P-type Al X Ga 1-X As, and N-type Al on the current limiting layer 13. A second cladding layer 19 of y Ga 1-y As and a cap layer 21 of N + type GaAsdml are sequentially formed. In this case, the first cladding layer 15 fills the V channel and is electrically connected to the semiconductor substrate 11. In addition, an insulating film 23 is formed on the cap layer 21 except for a portion corresponding to the V channel. An N-type electrode 25 is formed on the insulating layer 23 to contact an exposed portion of the cap layer 21, and the P-type electrode 26 is formed on the lower surface of the semiconductor substrate 11. have.
상술한 구조의 VSIS형 LD는 P형 전극(26)과 N형 전극(25) 사이에 전압을 인가하면 제 1 클래드층(15)을 통해 상기 활성층(17)으로 정공(hole)이 주입되며, 상기 켑층(21)을 통해 상기 제 2 클래드층(19)으로 전자가 주입되어 활성층(17)에서 이 전자와 정공이 재결합하여 광을 발생한다. 이때, 전류제한층(13)에 의해 정공이 V채널로 노출된 반도체기판(11)의 개구(Openign)로만 주입된다. 상기 개구폭의 크기에 의해 광의 출력모드와 드레쉬홀드전류가 제어된다. 따라서, 개구폭을 줄여 광의 출력모드를 안정하게 유지하면서 드레쉬홀드전류를 낮게한다. 또한 상기에서 발생된 광이 활성층(17)에 한정되어 인덱스가이딩방식으로 동작하기 위해서는 이 활성층(17)에 제1 및 제 2 클래드층(15), (19)보다 에너지 밴드갭(Energy bandgap)이 적고 광굴절률이 크도록 화합물 조성비를 갖는다. 즉 조성비의 조건은 1yx0을 만족하여야 한다.In the VSIS type LD having the above-described structure, when a voltage is applied between the P-type electrode 26 and the N-type electrode 25, holes are injected into the active layer 17 through the first cladding layer 15. Electrons are injected into the second cladding layer 19 through the fin layer 21 to recombine the electrons and holes in the active layer 17 to generate light. At this time, holes are injected only into the openings of the semiconductor substrate 11 in which holes are exposed to the V channel by the current limiting layer 13. The output mode of light and the threshold current are controlled by the size of the aperture width. Thus, the aperture width is reduced to keep the threshold current low while keeping the light output mode stable. In addition, the light generated in the above is limited to the active layer 17, and thus, in order to operate in an index guiding manner, an energy bandgap is formed in the active layer 17 than the first and second cladding layers 15 and 19. It has a compound composition ratio so that it is small and its light refractive index is large. The condition of the composition ratio is 1 y x 0 must be satisfied.
또한, 상술한 종래의 VSIS형 LD는 전류통로를 형성하기 위해 V채널을 형성할 후 그위에 결정성상을 할때 전류차단층의 표면에 생긴 자연산화막과 불순물을 없애기 위해 멜트백(melt-back) 방법을 이용하였다.In addition, the above-described conventional VSIS type LD melt-back to remove the natural oxide film and impurities formed on the surface of the current blocking layer when forming the V channel to form a current path and then crystallized thereon. Method was used.
그러나, 액상에피택시에 의해 멜트백을 할때 불순물이 완전히 제거되지 않고 정장되는 층들에 불순물로 작용하거나 결함을 발생시켜 신뢰성 및 수율을 저하시키는 문제점이 있었다.However, when melt back by liquid epitaxy, there is a problem in that the impurity is not completely removed but acts as an impurity or generates defects in the suited layers, thereby lowering reliability and yield.
따라서, 이 발명의 목적은 방출되는 빛이 안정된 가로모를 가지는 LD를 제공함에 있다.Accordingly, an object of the present invention is to provide an LD in which the emitted light has a stable horizontal beam.
이 발명의 다른 목적은, 방출되는 빛을 제한하는 영역을 형성하기 위한 식각공정없이 일단계(one-step)결정성장으로 형성되는 LD를 제공함에 있다.Another object of the present invention is to provide an LD which is formed by one-step crystal growth without an etching process for forming a region for limiting emitted light.
이 발명의 또다른 목적은 상술한 LD의 제조방법을 제공함에 있다.Another object of the present invention is to provide a method for producing the above-described LD.
상기의 목적들을 달성하기 위하여 이 발명은 레이저다이오드에 있어서, 소정 결정면에 제 1 도전형의 불순물이 고농도로 도핑된 반도체기판과, 상기 반도체기판 표면이 소정부분에 메디터프렛과 소정각을 이루며 소정거리 이격되어 줄무늬 형태로 형성된 절연막들과, 상기 절연막이 형성되며 있지 않는 반도체기판의 표면에 제 1 도전형의 불순물이 도핑된 역메사형태의 제 1클래드층과, 상기 제 1 클래드층의 표면에 형성된 활성층과, 상기 활성층의 표면에 형성되며 역경사면이 서로 만나 표면이 평평한 제 2 도전형의 불순물이 도핑된 제 2 클래드층과, 상기절연막의 상부에 상기 활성층의 역경사면에 의해 형성된 삼각형의 보이드들과, 상기 제 2 클래드층의 표면에 형성되며 제 2 도전형의 불순물이 고농도로 도핑된 캡층과, 상기 캡층 상부의 보이드 사이에 형성된 제 2 도전형전극과, 상기 반도체기판의 하부표면에 형성된 제 1 도전형전극을 구비함을 특징으로 한다.In order to achieve the above objects, the present invention provides a laser diode in which a semiconductor substrate is doped with a high concentration of impurities of a first conductivity type on a predetermined crystal surface, and the surface of the semiconductor substrate is formed at a predetermined angle with a mitter frit at a predetermined portion. Insulating films formed in a stripe shape spaced apart from each other, a first cladding layer having an inverted mesa type doped with a first conductivity type impurity on a surface of a semiconductor substrate on which the insulating film is not formed, and a surface of the first cladding layer A second clad layer formed on the surface of the active layer, the second cladding layer formed on the surface of the active layer and doped with an impurity of a second conductivity type having a flat surface, and a triangular void formed by the reverse slope of the active layer on the insulating layer; And a cap layer formed on the surface of the second clad layer and doped with a high concentration of impurities of a second conductivity type, and a void on the cap layer. This formed the second conductivity type electrode, and is characterized in that it comprises a first conductive electrode formed on a lower surface of the semiconductor substrate.
상기 또다른 목적을 달성하기 위하여 이 발명은, 레이저다이오드의 제조방법에 있어서, 소정 결정면이며 제 1 도전형의 불순물이 고농도로 도핑된 반도체기판의 표면에 메이저프렛과 소정각을 이루는 줄무늬 형태의 절연막들을 형성하는 제 1 공정과, 상기 노출된 반도체기판의 표면에 제 1 도전형의 불순물이 도핑된 제 1 클래드층을 역메사형태로 형성하는 제 2 공정과, 상기 제 1 클래드층의 표면에 활성층을 형성하는 제 3 공정과, 상기 활성층의 표면에 역경사면들이 만나 평평한 표면을 가지는 제 2 도전형의 불순물이 도핑된 제 2 클래드층을 형성하는 제 4 공정과, 상기 제 2클래드층의 표면에 제 2 도전형의 불순물이 고농도로 도핑된 캡층을 형성하는 제 5 공정과, 상기 캡층상부의 보이드 사이에 제 2 도전형전극을 형성하는 제 6 공정과, 상기 반도체기판부의 하부표면에 제 1 도전형전극을 형성하는 제 7 공정으로 이루어짐을 특징으로 한다.In order to achieve the above object, the present invention provides a method of manufacturing a laser diode, wherein the insulating film has a predetermined crystal plane and a stripe-shaped insulating film formed at a predetermined angle with a major frit on the surface of a semiconductor substrate doped with a high concentration of impurities of a first conductivity type. A first step of forming a film, a second step of forming a first cladding layer doped with an impurity of a first conductivity type on a surface of the exposed semiconductor substrate in an inverted mesa shape, and an active layer on the surface of the first cladding layer And a fourth step of forming a second cladding layer doped with impurities of a second conductivity type having a flat surface where reverse inclined surfaces meet on the surface of the active layer, and on the surface of the second cladding layer. A fifth step of forming a cap layer doped with a high concentration of impurities of a second conductivity type, a sixth step of forming a second conductivity type electrode between the voids on the cap layer, and the semiconductor And a seventh process of forming the first conductivity type electrode on the lower surface of the substrate portion.
이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 이 발명의 일실시예에 따른 LD의 단면도이다.2 is a cross-sectional view of an LD according to an embodiment of the present invention.
(001)면(plane)인 N+형 GaAs의 반도체기판(31) 표면의 소정부분에 SiO2또는 Si3N4와 같은 유전체 중 어느하나로 이루어진 절연막(33)들이 줄무늬 형태로 형성되어 있다. 상기 절연막(33)들의 방향이 상기 반도체기판(31)의 결정방향을 표시하기 위한 메이저프렛(MAJOR FLAT)을 나타내는 <110> 방향으로부터 20∼30°정도 어긋나며, 소정거리 이격되어 평행하게 형성되어 있다. 상기 절연막(33)들이 형성되지 않은 반도체기판(31)의 표면에 N형 AlyGa1-yAs의 제 1 클래드층(35)이 형성되어 있다. 상기 제 1 클래드층(31)은 상기 절연막(33)의 표면에는 형성되지 않으며 역메사(reverse mesa) 형태를 갖는다. 또한, 상기 제 1 클래드층(35)의 표면에 N형, P형 또는 불순물이 도핑되지 않는 I형 AlxGa1-xAs의 활성층(37)이 형성되어 있으며, 이 활성층(37)의 표면에는 P형 AlyGa1-yAs의 제 2 클래드층(39)이 형성되어 있다. 상기 활성층(37) 및 제 2 클래드층(39)은 상기 제 1 클래드층(35)의 역경사면에 얇게 형성되어 있다. 그러나, 상기 제 1 클래드층(35)의 상부표면에는 상기 활성층(37) 및 제 2 클래드층(39)이 원래의 두께로 형성되어 있으며, 상기 제 2 클래드층(39)의 역경사면은 일직선을 이루어 소정부분에서 합쳐진다. 따라서,상기 절연막(33)의 상부에는 제 2 클래드층(39)으로 에워싸인 삼각형의 보이드(Void ; 41)들이 형성된다. 상기 제 2 클래드층(39)의 상부에 P+형 GaAs의 캡층(43)이 형성되어 있다. 또한, 상기 캡층(43) 상부의 상기 보이드(41)들 사이에 Au의 P형 전극(45)이 상기 반도체기판(31)의 하부표면에 AuGe/Ni/Au의 N형 전극(46)이 각각 오믹접촉(Ohmic contact)을 이루고 있다.Insulating films 33 made of any one of a dielectric such as SiO 2 or Si 3 N 4 are formed in a stripe shape on a predetermined portion of the surface of the semiconductor substrate 31 of N + type GaAs (001) plane. Directions of the insulating layers 33 are deviated by about 20 to 30 degrees from a <110> direction indicating a major fret for displaying a crystal direction of the semiconductor substrate 31, and are formed parallel to each other by a predetermined distance. . An N-type Al y Ga 1-y As first cladding layer 35 is formed on a surface of the semiconductor substrate 31 on which the insulating layers 33 are not formed. The first clad layer 31 is not formed on the surface of the insulating layer 33 and has a reverse mesa shape. In addition, an N-type, P-type, or I-type Al x Ga 1-x As active layer 37 that is not doped with impurities is formed on the surface of the first cladding layer 35, and the surface of the active layer 37 is formed. A second cladding layer 39 of P-type Al y Ga 1-y As is formed therein. The active layer 37 and the second cladding layer 39 are thinly formed on the reverse inclined surface of the first cladding layer 35. However, the active layer 37 and the second cladding layer 39 are formed on the upper surface of the first cladding layer 35 to the original thickness, and the reverse sloped surface of the second cladding layer 39 has a straight line. In a predetermined portion. Accordingly, triangular voids 41 surrounded by the second cladding layer 39 are formed on the insulating layer 33. A cap layer 43 of P + type GaAs is formed on the second clad layer 39. In addition, Au P-type electrode 45 is formed between the voids 41 on the cap layer 43, and N-type electrode 46 of AuGe / Ni / Au is formed on the lower surface of the semiconductor substrate 31, respectively. Ohmic contact is achieved.
상술한 LD는 MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Ddeposition)및 LPE(Liquid Phase Epitaxy)들중 어느 하나의 방법으로 형성된다. 그러므로, 사이 절연막(33)은 마스크로 이용되어 그 부분에은 격정성장이 되지 않는다. 또한 상기 결정성장되는 층들의 측면이 절연막(33)의 방향에 따라 정해지는데, 상기 절연막(33)이 상기 <110> 방향에 20∼30°정도 어긋나면 결정성장되는 층들의 측면들이 역경사를 이루게 된다. 상기 역경사면들이 합쳐지면 그 내부에는 보이드(41)가 되며, 합쳐진 부분부터는 층들이 성장된다. 상기 보이드(41)의 높이는 상기 절연막(33)의 폭에 의해 정해지는 것으로 상기 제 1 클래드층(35)의 두께보다는 켜야한다.The above-described LD is formed by any one of a molecular beam epitaxy (MBE), a metal organic chemical vapor deposition (MOCVD), and a liquid phase epitaxy (LPE). Therefore, the interlayer insulating film 33 is used as a mask, so that there is no passion growth in that portion. In addition, the side surfaces of the crystal-grown layers are determined according to the direction of the insulating film 33. When the insulating film 33 is shifted by about 20 to 30 ° in the <110> direction, the side surfaces of the crystal-grown layers form a reverse slope. do. When the reverse slopes are combined, a void 41 is formed therein, and layers are grown from the merged portion. The height of the void 41 is determined by the width of the insulating layer 33 and should be turned on rather than the thickness of the first clad layer 35.
상술한 LD의 P형 및 N형 전극들(45), (46) 사이에 전압이 인가되면 상기 P형 전극(45)으로부터 주입되는 정공들은 확산되기 전에 상기 보이드(41)을 사이에 제한되어 상기 활성층(37)으로 흐르게 되어 N형 전극(46)으로부터 주입되는 전자와 재결합하여 빛을 발생한다. 그러므로 발생되는 빛의 가로모드는 정확하게 제한된다. 또한, 상기 절연막(33)들 사이의 간격을 조절하여 상기 빛의 가로모드의 크기를 임으로 조절할 수 있다. 상기에서 발생된 빛을 상기 활성층(37)으로 제한하기 위해서는 1≥y>x≥0의 조성부조건을 만족하여야 한다.When voltage is applied between the P-type and N-type electrodes 45 and 46 of the above-described LD, holes injected from the P-type electrode 45 are limited between the voids 41 before being diffused. It flows to the active layer 37 and recombines with electrons injected from the N-type electrode 46 to generate light. Therefore, the horizontal mode of light generated is precisely limited. In addition, the size of the horizontal mode of the light may be arbitrarily adjusted by adjusting the distance between the insulating layers 33. In order to limit the generated light to the active layer 37, the composition condition of 1≥y> x≥0 must be satisfied.
제 3(a)도∼제3(c)도는 이 발명에 따른 LD의 제조공정도이다.3 (a) to 3 (c) are manufacturing process diagrams of the LD according to the present invention.
제 3 (a)도를 참조하면, (001) 결정면인 N+형 GaAs의 반도체기판(31)에 SiO2또는 Si3N4의 절연막(33)을 400∼1000Å 정도 두께로 침적한다. 그다음, 통상의 포토리소그래피(Photolithography) 방법에 의해 상기 절연막(33)을 1.5∼3㎛ 정도의 폭을 갖는 2개의 줄무늬 형태로 만든다. 이때, 상기 절연막(33)들을 상기 반도체기판(31)의 <110> 방향과 20∼30′정도 어긋나게 형성한다.Referring to FIG. 3 (a), an insulating film 33 of SiO 2 or Si 3 N 4 is deposited to a thickness of about 400 to 1000 GPa on an N + type GaAs semiconductor substrate 31 which is a (001) crystal plane. Then, the insulating film 33 is formed into two stripe shapes having a width of about 1.5 to 3 mu m by a conventional photolithography method. In this case, the insulating layers 33 are formed to be shifted by about 20 to 30 'from the <110> direction of the semiconductor substrate 31.
제 3 (b)도를 참조하면 MOCVD, MBE 또는 LPE중 어느 하나에 의해 N형 AlyGa1-yAs의 제 1 클래드층(35), N형 또는 P형 AlxGa1-xAs의 활성층(37), P형 AlyGa1-yAs의 제 2 클래드층(39) 및 P+형 GaAs의 캡층(43)을 한번의 스텝으로 순차적으로 형성한다. 상기에서 제1 및 제 2 클래드층들(35), (39)은 각각 1∼1.5㎛ 정도의 두께로, 상기 활성층(37)은 400∼1000Å 정도의 두께로, 상기 캡층(43)은 5000Å 정도의 두께로 형성된다. 상기에서 제 1 클래드층(35)은 상기 절연막(33)의 상부에서는 성장하지 않고 반도체기판(31)의 표면에서만 역경사를 이루며 성장된다. 또한, 상기 활성층(37)의 표면에 형성되는 제 2 클래드층(39)은 역경사면에서는 거의 성장되지 않으며 일직선을 이룬다. 따라서 상기 제 2 클래드층(39)은 소정두께에서 상기 역경사면이 만나게 되어 상기 절연막(33)의 상부에는 삼각형의 보이드(41)가 형성된다.Referring to FIG. 3 (b), the first cladding layer 35 of N-type Al y Ga 1-y As, N-type or P-type Al x Ga 1-x As may be formed by any one of MOCVD, MBE, or LPE. The active layer 37, the second cladding layer 39 of P-type Al y Ga 1-y As and the cap layer 43 of P + type GaAs are sequentially formed in one step. The first and second cladding layers 35 and 39 are each about 1 to 1.5 µm thick, the active layer 37 is about 400 to 1000 µm thick, and the cap layer 43 is about 5000 µm thick. It is formed to a thickness of. In this case, the first cladding layer 35 does not grow on the insulating layer 33 but grows only on the surface of the semiconductor substrate 31 with a reverse slope. In addition, the second cladding layer 39 formed on the surface of the active layer 37 hardly grows on the inclined plane and forms a straight line. Therefore, the second cladding layer 39 meets the reverse inclined surface at a predetermined thickness so that a triangular void 41 is formed on the insulating layer 33.
제 3 (c)도를 참조하면, 상기 캡층(43) 표면이 보이드(41)들 사이에 Au/Zn P형 전극(45)을 반도체기판(31)의 하부표면에는 AuGe/Ni/Au로 N형 전극(46)을 형성한다.Referring to FIG. 3 (c), the surface of the cap layer 43 is formed of Au / Zn P-type electrode 45 between the voids 41 and N as AuGe / Ni / Au on the lower surface of the semiconductor substrate 31. The type electrode 46 is formed.
상술한 바와 같이 반도체기판의 표면에 절연막을 형성하고 결정방향에 따른 결정성장특성을 이용하여 LD를 형성하면 절연막의 상부에 삼각형의 보이드들이 형성되며, 이 보이드들 사이에 전극을 형성하므로 전류가 보이드들 사이로 제한된다.As described above, when the insulating film is formed on the surface of the semiconductor substrate and LD is formed by using the crystal growth characteristics according to the crystal direction, triangular voids are formed on the insulating film, and an electrode is formed between the voids, so that the current is voided. Limited between them.
따라서 이 발명은 방출되는 빛의 가로모드를 제한하기 위한 영역을 식각공정을 하지 않고 형성하므로 성장되는 층들에 결함의 발생을 방지하여 신뢰성을 향상시키는 이점이 있다 또한, 보이드들에 의해 방출되는 빛이 안정된 가로모드를 가지며, 가로모드의 크기를 임으로 조절할 수 있는 이점이 있다.Therefore, the present invention forms an area for limiting the horizontal mode of the emitted light without etching, thereby improving reliability by preventing defects in the grown layers. In addition, light emitted by the voids is improved. Has a stable landscape mode, there is an advantage that can be adjusted arbitrarily the size of the landscape mode.
상술한 이 발명의 실시예에서 반도체기판을 (001) 결정면을 가진 GaAs로 보였으나 이 발명의 사상과 틀림이 없이 (100), (110), (111), (010), (011), (101)등의 결정면을 가질 수 있으며, InP 및 GaP등의 모든 Ⅷ족 화합물으로도 실시할 수 있다.In the above-described embodiment of the present invention, the semiconductor substrate was shown as GaAs having a (001) crystal plane, but without fail, the concepts (100), (110), (111), (010), (011), ( It may have a crystal plane, such as 101), and may be implemented with all Group VIII compounds such as InP and GaP.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020545A KR940011275B1 (en) | 1991-11-19 | 1991-11-19 | Laser diode and manufacturing method the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020545A KR940011275B1 (en) | 1991-11-19 | 1991-11-19 | Laser diode and manufacturing method the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011348A KR930011348A (en) | 1993-06-24 |
KR940011275B1 true KR940011275B1 (en) | 1994-12-03 |
Family
ID=19323035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910020545A KR940011275B1 (en) | 1991-11-19 | 1991-11-19 | Laser diode and manufacturing method the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940011275B1 (en) |
-
1991
- 1991-11-19 KR KR1019910020545A patent/KR940011275B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930011348A (en) | 1993-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4630083A (en) | Light-emitting semiconductor device | |
CA1128634A (en) | Semiconductor laser structure and manufacture | |
CN111082314B (en) | Semiconductor laser and preparation method thereof | |
JPH0553317B2 (en) | ||
US5163064A (en) | Laser diode array and manufacturing method thereof | |
JPH07107949B2 (en) | Phased array semiconductor laser | |
US4503539A (en) | Semiconductor laser | |
US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
US6639926B1 (en) | Semiconductor light-emitting device | |
US4333061A (en) | Terraced substrate semiconductor laser | |
US4456999A (en) | Terrace-shaped substrate semiconductor laser | |
US7986721B2 (en) | Semiconductor optical device including a PN junction formed by a second region of a first conductive type semiconductor layer and a second conductive type single semiconductor layer | |
US4377865A (en) | Semiconductor laser | |
KR940011275B1 (en) | Laser diode and manufacturing method the same | |
JPS61168981A (en) | Semiconductor laser device | |
KR940011276B1 (en) | Laser diode and manufacturing method the same | |
US4653057A (en) | Semiconductor device for processing electro-magnetic radiation | |
JPH10256647A (en) | Semiconductor laser element and fabrication thereof | |
US20030062517A1 (en) | Semiconductor device with current confinement structure | |
US4841535A (en) | Semiconductor laser device | |
KR950002208B1 (en) | Laser diode and manufacturing method thereof | |
US4530099A (en) | Planar narrow-stripe laser with improved charge carrier confinement | |
CN114498295B (en) | DFB laser with gain coupling grating and preparation method thereof | |
KR100234349B1 (en) | Method of manufacturing laser diode | |
EP0867949A2 (en) | Semiconductor light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |