KR940009508B1 - Control circuit for neon lamp - Google Patents
Control circuit for neon lamp Download PDFInfo
- Publication number
- KR940009508B1 KR940009508B1 KR1019920011983A KR920011983A KR940009508B1 KR 940009508 B1 KR940009508 B1 KR 940009508B1 KR 1019920011983 A KR1019920011983 A KR 1019920011983A KR 920011983 A KR920011983 A KR 920011983A KR 940009508 B1 KR940009508 B1 KR 940009508B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- wave
- neon tube
- transformer
- discharge
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
Description
제 1 도는 본 발명의 따른 네온관 제어회로의 블럭구성도.1 is a block diagram of a neon tube control circuit according to the present invention.
제 2 도는 본 발명에 따른 네온관 제어회로의 세부구성도.2 is a detailed configuration of the neon tube control circuit according to the present invention.
제 3 도는 본 발명의 따른 네온관 제어회로내의 발진회로부의 세부구성도.3 is a detailed configuration diagram of the oscillation circuit portion in the neon tube control circuit according to the present invention.
제 4 도는 제 3 도의 발진회로부내의 각 부에서 발생하는 파형을 설명하기 위한 설명도.FIG. 4 is an explanatory diagram for explaining waveforms generated in each section in the oscillation circuit section in FIG.
제 5 도는 제 3 도의 발진회로내의 각 부의 전압파형도 및 본 발명에 따른 네온관 제어회로의 최종 출력파형도.5 is a voltage waveform diagram of each part in the oscillation circuit of FIG. 3 and a final output waveform diagram of the neon tube control circuit according to the present invention.
제 6 도는 본 발명에 따른 네온관 제어회로내의 스위칭부와 승압용 변압기의 동작과정을 설명하기 위한 구성도.6 is a configuration diagram for explaining the operation of the switching unit and the boost transformer in the neon tube control circuit according to the present invention.
제 7 도는 J.B 현상을 설명하기 위한 네온관의 개략 구성도.7 is a schematic configuration diagram of a neon tube for explaining the J.B phenomenon.
제 8 도는 종래 기술에 따른 네온관 제어회로의 개략 구성도.8 is a schematic configuration diagram of a neon tube control circuit according to the prior art.
제 9 도는 제 8 도에 따른 종래 기술의 각각의 출력파형도.9 is an output waveform diagram of each of the prior art according to FIG.
본 발명은 전자식 네온변압기의 제어회로에 관한 것으로, 특히 네온관내에서 주기적으로 명암이 반복되는 J.B 현상 및 전극과 네온관의 종단부가 검게되는 M.M 현상을 제거할 수 있도록 한 네온관 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit of an electronic neon transformer, and more particularly, to a neon tube control circuit capable of eliminating the J.B phenomenon in which light and light are periodically repeated in a neon tube, and the M.M phenomenon in which the ends of the electrode and the neon tube are black.
일반적으로, 네온변압기에 의해 제어되는 네온가스 충진관, 아르곤가스 충지관, 수은주입관 등의 네온관에 있어서, 네온관내에서의 빔의 진행속도가 전계 즉, 네온관의 양극 사이에 인가되는 전압에 비해 상당히 느리기 때문에 네온관 양극의 전계가 완전히 대칭을 이룬 교류인 경우에 빔의 진행이 네온관내에서 공명을 하므로서 네온관내에서 밝기의 명암이 나타나게 된다. 다시말해 네온관에 인가되는 변압기의 교류출력의 주파수가 대략 20∼40KHz이고, 네온관내의 빔의 진행속도와 관내의 전계강도의 변화에 의한 공명현상으로 빛의 밝기가 네온관을 따라 일정간격으로 밝고 어두워지는 현상, 즉, 일명 젤리비닝(JELLY BEANING ; 이하 J.B 현상이라 함)현상이 야기된다. 이러한 J.B 현상을 상세하게 보여주는 설명도가 제 7 도에 도시되어 있다.In general, in neon tubes such as neon gas filling tubes, argon gas filling tubes, and mercury injection tubes controlled by neon transformers, the speed of beam propagation in the neon tubes is considerably higher than the voltage applied between the electric field, that is, the anode of the neon tube. Because of the slowness, when the electric field of the neon tube anode is a fully symmetrical alternating current, the beam progresses in the neon tube, resulting in the contrast of brightness in the neon tube. In other words, the frequency of the AC output of the transformer applied to the neon tube is approximately 20-40 KHz, and the brightness of the light is bright and dark at regular intervals along the neon tube due to the resonance phenomenon caused by the change in the speed of the beam in the neon tube and the electric field intensity in the tube. Losing phenomenon, that is, JELLY BEANING (hereinafter referred to as JB phenomenon) is caused. An explanatory diagram showing this J.B phenomenon in detail is shown in FIG.
네온관을 따라 일정간격으로 밝고 어두운 부분이 나타나게 되는 이러한 J.B 현상을 제거하기 위한 종래 기술로서, 제 8a 도에 도시된 바와 같이 직렬접속된 두 개의 다이오드를 변압기의 출력측에 병렬접속한 구성의 것이 있다.As a conventional technique for eliminating the J.B phenomenon in which bright and dark portions appear at regular intervals along the neon tube, there is a configuration in which two diodes connected in series are connected in parallel to the output side of the transformer as shown in FIG.
또한, 이러한 J.B 현상을 제거하기 위한 다른 종래 기술로서, 제 8b 도에 도시된 바와 같이 병렬접속된 다이오드와 콘덴서를 변압기 출력측중의 일측에 직렬접속하거나 또는 병렬접속된 다이오드와 콘덴서 쌍을 변압기 출력측의 양단에 각각 직렬접속한 구성의 것이 있다.In addition, as another conventional technique for removing such a JB phenomenon, as shown in FIG. 8B, a parallel-connected diode and capacitor are connected in series to one side of the transformer output side or a parallel-connected diode and capacitor pair is connected to the transformer output side. There is a configuration in which both ends are connected in series.
또한, 이러한 J.B 현상을 제거하기 위한 또 다른 종래 기술로서, 제 8c 도에 도시된 바와 같이 직렬접속된 두 개의 콘덴서를 변압기의 출력측중의 일측에 병렬접속하고 직렬접속된 두 개의 다이오드를 변압기의 출력측의 타측에 병렬접속한 구성의 것이 있다.In addition, as another conventional technique for removing such a JB phenomenon, as shown in FIG. 8C, two series-connected capacitors are connected in parallel to one side of the output side of the transformer, and two diodes connected in series are connected to the output side of the transformer. There is a configuration connected in parallel to the other side.
따라서 상술한 종래 기술들은 변압기의 출력측에 다이오드 또는 다이오드와 콘덴서를 조합하여 구성함으로서, 비대칭적인 파형을 갖는 전압을 발생시키게 된다.Therefore, the above-described conventional techniques are configured by combining a diode or a diode and a capacitor on the output side of the transformer, thereby generating a voltage having an asymmetric waveform.
이러한 종래 기술들의 출력측에서 발생하는 비대칭적인 전압의 파형도가 제 9 도에 상세하게 도시되어 있다. 동도면에서 a, b, c는 각각 제 8a 도에 도시된 a, b, c의 구성도에 각각 대응하는 출력파형도이다. 따라서 이러한 종래 기술들은 동도면으로부터 명백하게 알 수 있는 바와 같이, 네온관에 비대칭적인 파형을 갖는 전압을 인가함으로서 네온관을 따라 일정간격으로 빛의 밝고 어두운 부분이 나타나게 되는 J.B 현상을 제거하고 있다.The waveform diagram of the asymmetric voltage occurring at the output side of these prior arts is shown in detail in FIG. In the same figure, a, b, and c are output waveform diagrams respectively corresponding to the configuration diagrams of a, b, and c shown in FIG. 8A, respectively. Therefore, these prior arts remove the J.B phenomenon in which bright and dark portions of light appear at regular intervals along the neon tube by applying a voltage having an asymmetric waveform to the neon tube, as can be clearly seen from the same drawing.
그러나 이러한 종래 기술들은 J.B 현상을 제거하는데만 역점을 둔 것으로서, 예를들면 수은과 아르곤가스가 봉입된 네온관에 비대칭적인 파형을 갖는 전압을 인가하게 되면, -2가 원소인 관내의 수은증기가로 대전되어전극측으로 이동함으로서, 이동된 수은입자가전극 부분에 증착되어 전극 및 관의 종단부분이 검게되는 현상, 즉 일명 머큐리 마이크레이션(MECURY MIGRATION)이라 일컬어지는 현상에 대해서는 전혀 고려하지 않고 있다. 따라서 네온관을 설치 가동한 후에 소정시일이 지나게되면, 관내의 수은증기가로 대전되어전극측으로 이동함으로서, 이 이동된 수은입자가전극 부분에 증착되어 전극 및 관의 종단부분이 검게되는 머큐리 마이크레이션(이하 M.M 현상이라함) 현상이 야기되는 문제점을 유발시켰다.However, these prior arts only focus on eliminating the JB phenomenon. For example, when a voltage having an asymmetric waveform is applied to a neon tube filled with mercury and argon gas, mercury vapor in the tube where -2 is an element is obtained. Is charged By moving to the electrode side, the moved mercury particles The phenomenon in which the end portions of the electrode and the tube are blacked by being deposited on the electrode portion, that is, a phenomenon called MECURY MIGRATION, is not considered at all. Therefore, if a predetermined time passes after the neon tube is installed and operated, the mercury vapor in the tube Is charged By moving to the electrode side, the moved mercury particles The deposition on the electrode portion caused a problem in which mercury micronization (hereinafter referred to as MM phenomenon), in which the end portions of the electrode and the tube were black, was caused.
따라서 종래 기술들은 비록 비대칭적인 파형을 갖는 전압을 네온관에 인기하여 J.B 현상을 제거하고는 있지만, 이 J.B 현상을 제거하기 위해 비대칭적인 파형을 갖는 전압을 네온관에 인가함으로서, M.M 현상을 야기시켜 전극 및 네온관의 종단부분이 검게되어 미관상 좋지 않을뿐만 아니라 이로인해 네온관의 밝기가 저하되는 결점을 갖는다.Therefore, although the prior arts are popular with neon tubes to eliminate the JB phenomenon, a voltage having an asymmetric waveform is applied to the neon tube by applying a voltage having an asymmetric waveform to the neon tube, causing an MM phenomenon to occur. The end of the neon tube is black, which is not only aesthetically pleasing, but also has the disadvantage that the brightness of the neon tube is lowered.
또한, J.B 현상을 제거하기 위해 변압기의 출력측에 다이오드 또는 다이오드와 콘덴서를 조합하여 구성한 상기의 종래 기술에 있어서는 변압기의 출력측에 다이오드 또는 다이오드와 콘덴서를 조합하여 비대칭적인 파형을 갖는 전압을 발생시키므로 다이오드와 콘덴서에 고압이 인가되어 이들 부품들이 파괴될 우려가 있다.In addition, in the prior art in which a diode or a diode and a capacitor are combined on the output side of the transformer to eliminate the JB phenomenon, a diode having asymmetric waveform is generated by combining the diode or the diode and the capacitor on the output side of the transformer. High pressure is applied to the capacitors and these components may be destroyed.
본 발명은 이러한 종래 기술에서 야기되었던 문제점에 착안하여 안출한 것으로, 상하 폭이 서로 다른 구형파가 일정주기로 하여 그 폭을 변화하는 교번왜형파를 갖는 전압을 네온관에 인가함으로서 네온관에서 주기적으로 명암이 반복되는 J.B 현상 뿐만아니라, 이 J.B 현상을 제거하기 위해 비대칭적인 구형파를 갖는 전압을 인가하는 종래 기술에서 야기되었던 M.M 현상도 제거할 수 있도록 한 네온관 제어회로를 제공함에 그 목적이 있다.The present invention has been devised in view of the problems caused by the prior art, and the brightness and darkness are periodically repeated in a neon tube by applying a voltage having an alternating distortion wave whose square wave having different vertical widths varying in a predetermined period to the neon tube. It is an object of the present invention to provide a neon tube control circuit capable of eliminating not only the JB phenomenon but also the MM phenomenon caused by the prior art of applying a voltage having an asymmetrical square wave to remove the JB phenomenon.
상기 목적을 달성하기 위하여 본 발명은 교류입력을 정류회로를 통해 정류하여 스위칭 수단에 입력하고, 상기 교류입력의 일부를 강압한 다음 반파정류된 맥류로 정류하여 발진회로부에 입력하고, 이 발진회로부가 상기 반파정류된 맥류에 의거하여 교번왜형파를 발생시켜 상기 스위칭 수단에 입력하며, 이 스위칭 수단의 출력측에 접속된 승압용 변압기를 통해 승압된 교변왜형파를 출력하도록 구성된 네온관 제어회로에 있어서 ; 상기 스위칭 수단이 상기 발진회로부의 출력신호에 의거하여 교번적으로 온/오프 동작하는 제 1 및 제 2 트랜지스터로 구성되고 ; 상기 발진회로부는 상기 반파정류된 맥류를 입력신호로 하여 구형파신호를 발생하기 위해, 그의 출력의 일부를 궤환시켜 전하를 축적하고 방출하는 충방전 수단을 갖는 구형파 발생 수단과, 이 충방전 수단의 충방전속도를 조절하는 듀티제어 수단을 구비하는 기술적 수단으로 이루어진다.In order to achieve the above object, the present invention rectifies an AC input through a rectifying circuit, inputs it to a switching means, presses down a part of the AC input, rectifies it into a half-wave rectified pulse current, and inputs it into an oscillating circuit part. A neon tube control circuit configured to generate an alternating distortion wave based on the half-wave rectified pulse current and input it to the switching means, and output the boosted distortion wave through a boosting transformer connected to an output side of the switching means; The switching means comprises first and second transistors which alternately turn on / off based on an output signal of the oscillation circuit portion; The oscillating circuit section includes a square wave generating means having charge and discharge means for feedback and accumulating and releasing charges by returning a part of its output to generate a square wave signal using the half-wave rectified pulse current as an input signal; Technical means having a duty control means for adjusting the discharge rate.
따라서 본 발명에 따른 네온관 제어회로는 필터회로를 통해 노이즈가 제거된 교류입력을 정류하는 정류회로와, 필터회로를 통해 노이즈가 제거된 교류입력을 강압하여 내장된 정류기를 통해 정류하여 반파정류된 맥류를 발생하는 듀티제어전압 발생부와, 이 듀티제어전압 발생부로부터의 출력신호에 상응하여 교번왜형파를 발생시키는 발진회로부와, 상기 정류회로에 접속됨과 동시에 상기 발진회로부에 접속되고 상기 교번왜형파신호에 의거하여 교번적으로 동작하도록 구성된 스위칭부 및 이 교변왜형파(상하 폭이 다른 구형파가 일정주기로 하여 그 폭을 변화하는 파형)를 갖는 전압을 승압하는 변압기를 포함한다.Therefore, the neon tube control circuit according to the present invention is a rectifier circuit for rectifying the noise-free AC input through the filter circuit, and a half-wave rectified by rectifying through the built-in rectifier by stepping down the AC input from which the noise is removed through the filter circuit A duty control voltage generator for generating a signal, an oscillator circuit part for generating alternating distortion waves in correspondence with an output signal from the duty control voltage generator, and an oscillation circuit part connected to the rectifying circuit and simultaneously connected to the oscillation circuit part And a switching unit configured to alternately operate based on a signal, and a transformer for boosting a voltage having this lateral distortion wave (a waveform in which a square wave having a different vertical width varies in a constant period).
또한 본 발명에 따른 네온관 제어회로내의 스위칭부는 상기 발진회로부의 출력신호에 의거하여 온/오프 동작하는 두 개의 전계효과 트랜지스터로 이루어지고, 본 발명에 따른 발진회로부는 듀티제어전압 발생부로부터의 출력신호에 의거하여 교번왜형파를 발생시키기 위하여, 두 개의 비교기를 통해 상기 듀티제어전압 발생부의 출력신호를 입력하여 구형파를 발생하는 RS 플립플롭과, 이 구형파신호의 일부를 궤환시켜 전하를 축적하고 방출하는 콘덴서와, 이 콘덴서의 충방전속도를 조절하는 듀티제어용 저항을 구비한다.In addition, the switching unit in the neon tube control circuit according to the present invention is composed of two field effect transistors which are turned on / off based on the output signal of the oscillating circuit part, and the oscillating circuit part according to the present invention is an output signal from a duty control voltage generator. RS flip-flop generating square wave by inputting the output signal of the duty control voltage generating unit through two comparators to generate alternating distortion wave based on A capacitor and a resistor for duty control for adjusting the charge / discharge speed of the capacitor are provided.
따라서 본 발명에 따른 네온관 제어회로에 있어서, 필터회로를 통해 노이즈가 제거된 교류전류는 정류회로와 제 1 변압기를 경유해 듀티제어전압 발생부에 각각 입력된다. 정류회로에서 정류된 직류는 콘덴서를 충전하고 제 1 및 제 2 전계효과 트랜지스터를 바이어스한다.Therefore, in the neon tube control circuit according to the present invention, the AC current from which noise is removed through the filter circuit is input to the duty control voltage generating unit through the rectifying circuit and the first transformer, respectively. The rectified direct current in the rectifier circuit charges the capacitor and biases the first and second field effect transistors.
이 발진회로부에서는 이 듀티제어전압 발생부로부터 입력된 신호가 하이레벨인 경우, 이 발진회로부의 출력의 일부가 궤한되어 전하를 축적하고 방출하는 콘덴서는 충전속도가 빨라지고, 반면에 방전속도는 상대적으로 늦어지므로, 콘덴서의 양단에서의 전압파형은 상승폭이 좁고(충전시) 하강폭이 넓은(방전시) 파형으로 된다. 따라서 발진회로부의 출력단에서는 하이레벨 상태가 좁고(충전시) 로우레벨 상태가 넓은(방전시) 주기의 구형파가 출력된다.In the oscillation circuit section, when the signal input from the duty control voltage generation section is at a high level, a part of the output of the oscillation circuit section is traced so that the capacitor which accumulates and discharges the charge becomes faster, while the discharge rate is relatively Since it is delayed, the voltage waveform at both ends of the capacitor becomes a waveform having a narrow rising width (at the time of charging) and a large falling width (at the time of discharge). Therefore, at the output end of the oscillation circuit portion, a square wave of a period in which the high level state is narrow (at the time of charging) and the low level state is wide (at the time of discharge) is output.
다른한편, 상기와는 반대로 듀티제어전압 발생부로부터 입력된 신호가 로우레벨인 경우, 콘덴서에는 듀티제어용 저항과 두 개의 저항의 분압전압이 인가되므로 그 충전속도가 늦어지고 반면에 방전시에는 두 개의 저항에 병렬접속된 듀티제어용 저항에 의해 그 방전속도가 빨라지게 되므로 콘덴서의 양단에서의 전압파형은 상승폭이 넓고(충전시) 하강폭이 좁은(방전시) 파형으로 된다. 따라서 발진회로부의 출력단에서는 하이레벨 상태가 넓고(충전시) 로우레벨 상태가 좁은(방전시) 주기의 구형파가 출력된다.On the other hand, in contrast to the above, when the signal input from the duty control voltage generator is at a low level, the charge speed is slowed down because the duty control resistor and the divided voltages of the two resistors are applied to the capacitor. Since the discharge speed is increased by the duty control resistor connected in parallel to the resistor, the voltage waveform at both ends of the capacitor becomes a waveform having a large rising width (at the time of charging) and a narrow falling width (at the time of discharge). Therefore, at the output end of the oscillation circuit portion, a square wave of a period having a wide high level (at charging) and a narrow low level (at discharge) is output.
그런다음, 이 구형파신호는 저항을 통해 스파크성분이 흡수되고 다른 콘덴서를 통해 직류성분이 소거된 순수 교류성분의 교번왜형파로서 제 2 변압기의 일차측 코일에 인가된다.This square wave signal is then applied to the primary side coil of the second transformer as an alternating distortion wave of pure alternating component in which the spark component is absorbed through the resistor and the DC component is canceled through the other capacitor.
따라서 발진회로부에서 출력된 이 교번왜형파가 제 2 변압기를 통해 스위칭부 내의 제 1 및 제 2 전계효과 트랜지스터를 교번적으로 온/오프 동작시킴으로서 이 스위칭부의 출력측에 접속된 승압용 변압기를 통해 교변왜형파를 출력한다.Therefore, the alternating distortion wave output from the oscillation circuit part alternately turns on / off the first and second field effect transistors in the switching part through the second transformer, thereby causing the distortion distortion through the boosting transformer connected to the output side of the switching part. Output wave
상기와 같이 본 발명에 따른 네온관 제어회로는 발진회로부를 통해 상하 폭이 서로 다른 구형파가 일정주기로 하여 그 폭을 변화하는 교변홰형파를 생성하고, 이 교번왜형파를 갖는 전압으로 스위칭부내의 제 1 및 제 2 전계효과 트랜지스터를 구동하며, 이 스위칭부에 연동하는 승압용 변압기를 통해 교번왜형파를 갖는 승압된 전압을 네온관에 인가함으로서, 네온관에서 발생하는 J.B 현상 뿐만 아니라, 이 J.B 현상을 제거하기 위해 비대칭적인 구형파를 발생시키는 상술한 종래 기술에서 야기되었던 M.M 현상까지도 효과적으로 제거할 수가 있다.As described above, the neon tube control circuit according to the present invention generates a symmetrical wave in which a square wave having a different vertical width is changed at regular intervals through an oscillation circuit portion, and changes its width, and the voltage in the switching portion is changed to a voltage having the alternating distortion wave. And driving the second field effect transistor and applying a boosted voltage having an alternating distortion wave to the neon tube through a boosting transformer interlocked with the switching unit, thereby eliminating the JB phenomenon as well as the JB phenomenon occurring in the neon tube. It is possible to effectively eliminate even the MM phenomenon caused by the above-described prior art, which generates an asymmetric square wave.
이하 첨부된 도면을 참조하여 본 발명에 따른 네온관 제어회로의 동작과정을 하기에 상세하게 기술한다.Hereinafter, an operation process of the neon tube control circuit according to the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 본 발명에 따른 네온관 제어회로의 블럭구성도로서, 동도면에서 참조번호 10은 필터회로, 20은 정류회로, 30은 듀티제어전압 발생부, 40은 발진회로부, 50은 스위칭부, 60은 승압용 변압기를 각각 나타낸다.1 is a block diagram of a neon tube control circuit according to the present invention, in which the reference numeral 10 is a filter circuit, 20 is a rectifier circuit, 30 is a duty control voltage generator, 40 is an oscillator circuit, 50 is a switching unit, 60 Denotes a boost transformer, respectively.
제 2 도는 제 1 도에 따른 네온관 제어회로의 세부 구성도이며, 이하 제 1 도 내지 제 6 도를 참조하여 네온관 제어회로의 제어동작을 기술한다.FIG. 2 is a detailed configuration diagram of the neon tube control circuit according to FIG. 1. Hereinafter, the control operation of the neon tube control circuit will be described with reference to FIGS.
먼저, 입력단자를 통해 상용전압, 예를들면 90∼130V 또는 180∼260V가 인가되면 휴즈(F1)를 통해 콘덴서(C1), 인덕턴스(L1) 및 콘덴서(C2)로 구성된 필터회로(10)에 교류전류가 입력되어 노이즈가 제거되므로서, 라인측으로 노이즈가 피드백되는 것이 방지된다. 이 필터회로(10)의 출력측은 양방향으로 분기되는데, 그중 일측을 통해 조이즈가 제거된 교류전류가 정류회로(20)에 인가된다. 따라서 이 정류회로(20)를 통해 교류가 맥류로 정류되며, 그의 출력측은 서로 직렬접속된 콘덴서(C3, C4)에 접속됨과 동시에 스위칭부(50)의 제 1 전계효과 트랜지스터(Q1)의 드레인과 제 2 전계효과 트랜지스터(Q2)의 소오스에 각각 접속된다.First, when a commercial voltage, for example, 90 to 130 V or 180 to 260 V is applied through an input terminal, through a fuse F1 to a filter circuit 10 composed of a capacitor C1, an inductance L1, and a capacitor C2. Since the AC current is input and noise is removed, the noise is fed back to the line side. The output side of the filter circuit 10 is branched in both directions, and an alternating current, in which the joze is removed, is applied to the rectifier circuit 20 through one side thereof. Therefore, through this rectifier circuit 20, the alternating current is rectified as a pulse current, and the output side thereof is connected to the capacitors C3 and C4 connected in series with each other and at the same time the drain of the first field effect transistor Q1 of the switching section 50 and It is connected to the source of the 2nd field effect transistor Q2, respectively.
여기에서 필터회로(10)의 출력측에서 분기된 다른 일측을 통해 노이즈가 제거된 교류전류가 제 1 변압기(T1)에 인가되면, 이 제 1 변압기(T1)를 통해 강압된 교류전류는 듀티제어전압 발생부(30)에 입력된다. 따라서 강압된 교류전류는 상기의 듀티제어전압 발생부(30)내의 정류부(D2)에서 맥류로 정류되어 그 출력단을 통해 발진회로부(40)에 입력한다. 이때 듀티제어전압 발생부(30)내의 정류부(D2)의 출력측과 접지 사이에 접속된 콘덴서(C6)의 양단에 인가되는 전압은 대략 DC 12V이다. 이 전압이 발진회로부(40)내의 IC(U1)의 8번핀에 인가되면, IC(U1)의 2번핀과 6번핀을 통해 직렬접속된 저항(R3), 가변저항(R4) 및 콘덴서(CT)의 시정수에 따라 연속적으로 충방전을 행함으로서 IC(U1)는 그의 출력핀인 3번핀을 통해 구형파출력을 발생시킨다. 여기에서 출력되는 구형파는 대략 30KHz의 고주파 성분이다.Here, when an AC current without noise is applied to the first transformer T1 through another side branched from the output side of the filter circuit 10, the AC current stepped down through the first transformer T1 is a duty control voltage. It is input to the generator 30. Therefore, the stepped down AC current is rectified as a pulse current from the rectifier D2 in the duty control voltage generator 30 and input to the oscillator circuit 40 through its output terminal. At this time, the voltage applied to both ends of the capacitor C6 connected between the output side of the rectifier D2 in the duty control voltage generator 30 and the ground is approximately DC 12V. When this voltage is applied to pin 8 of IC U1 in oscillation circuit section 40, resistor R3, variable resistor R4 and capacitor C T connected in series through pins 2 and 6 of IC U1. By continuously charging and discharging according to the time constant of), the IC U1 generates a square wave output through pin 3, which is its output pin. The square wave output here is a high frequency component of approximately 30 KHz.
제 3 도는 본 발명에 따른 네온관 제어회로내의 발진회로부의 세부 구성도로서, 동도면에서 이 발진회로부(40)는 비반전단자가 Vc에 접속되고 반전단자가 Vcc에 접속된 제 1 비교기(42)와, 비반전단자가 상기의 Vcc에 접속되고 반전단자가 Vc에 접속된 제 2 비교기(43)와, 제 1 비교기(42)의 출력이 R단자에 입력되고 제 2 비교기(43)의 출력이 S단자 입력되도록 구성된 RS 플립플롭(41)과, 이 RS 플립플롭(41)의 출력단자(Q)에 접속된 인버터(44)를 포함한다. 여기에서 인버터(44)의 출력은 분기되어 하나는 출력으로 되고 다른 하나는 가변저항(R4)과 저항(R3)을 통해 Vc 단자와 접지 사이에 접속됨과 동시에 그의 일측라인상에서 상기의 제 1 비교기(42)의 비반전단자와 제 2 비교기(43)의 반전단자에 각각 접속되는 콘덴서(CT)로 궤환되고, 인버터의 궤환출력단과 접지사이의 가변저항(R4) 및 저항(R3)에 병렬접속되어 Vc단자에 접속되는 듀티제어용 저항(RC)을 구비한다. 또한, 제 1 비교기(42)의 반전단자와 제 2 비교기(43)의 비반전단자는 분압저항(R11, R12, R13)을 통해 Vcc에 공통 접속된다.3 is a detailed configuration diagram of the oscillation circuit portion in the neon tube control circuit according to the present invention, in which the oscillation circuit portion 40 has a first comparator 42 having a non-inverting terminal connected to Vc and an inverting terminal connected to Vcc. And a second comparator 43 having a non-inverting terminal connected to Vcc and an inverting terminal connected to Vc, an output of the first comparator 42 being input to an R terminal, and an output of the second comparator 43 An RS flip-flop 41 configured to be inputted to the S terminal and an inverter 44 connected to the output terminal Q of the RS flip-flop 41 are included. Here, the output of the inverter 44 is branched so that one is an output and the other is connected between the Vc terminal and the ground through the variable resistor R4 and the resistor R3 and at the same time, the first comparator 42 is fed back to the capacitor C T connected to the non-inverting terminal of the second comparator 43 and the inverting terminal of the second comparator 43, and connected in parallel to the variable resistor R4 and resistor R3 between the feedback output terminal of the inverter and ground. And a resistance control resistor (RC) connected to the Vc terminal. In addition, the inverting terminal of the first comparator 42 and the non-inverting terminal of the second comparator 43 are commonly connected to Vcc via the voltage divider R11, R12, and R13.
상술한 구성의 본 발명에 따른 발진회로부(40)가 듀티제어전압 발생부(30)에서 발생된 맥류를 입력으로 하여 교번왜형파를 발생시키는 과정에 대해 상기의 제 3 도와 발진회로부내의 콘덴서(CT) 및 출력단자(OUT)에서 생성되는 파형을 나타내는 제 4 도를 참조하여 하기에 기술한다.The capacitor C in the oscillation circuit part 3 and the above-described process for the oscillation circuit part 40 according to the present invention having the above-described configuration to generate an alternating distortion wave by inputting the pulse current generated in the duty control voltage generation part 30 as an input. It will be described below with reference to FIG. 4 showing the waveform generated at T ) and the output terminal OUT.
먼저, 동도면에서 Vc 단자측에 접속된 듀티제어용 저항(RC)이 접속되어 있지 않는 경우라 가정하여 발진회로부의 동작을 설명한다.First, the operation of the oscillation circuit section will be described assuming that the duty control resistor RC connected to the Vc terminal side in the same figure is not connected.
RS 플립플롭(41)의 출력이 로우레벨일 경우, 이 로우레벨의 출력은 RS 플립플롭(41)의 출력단에 접속된 인버터(44)를 통해 반전되어 하이레벨이 된다. 이 반전된 하이레벨의 신호의 일부가 가변저항(R4) 및 저항(R3)을 경유해 궤환되어 콘덴서(CT)를 충전하므로서 K점의 전압이 상승하게 되어이상의 전압이 제 2 비교기(43)의 반전단자에 인가된다. 따라서 제 2 비교기(43)의 출력은 로우레벨이 되고, 제 1 비교기의 출력 또한 로우레벨이 되므로, RS 플립플롭(41)이 전상태 즉, 로우레벨 상태를 유지하게 되어 인버터(44)를 통한 최종출력(OUT) 또한 하이레벨을 유지하게 된다.When the output of the RS flip-flop 41 is at the low level, the output of this low level is inverted through the inverter 44 connected to the output terminal of the RS flip-flop 41 to be at the high level. A part of the inverted high level signal is fed back through the variable resistor R4 and R3 to charge the capacitor C T , thereby increasing the voltage at the K point. The above voltage is applied to the inverting terminal of the second comparator 43. Therefore, since the output of the second comparator 43 is at a low level, and the output of the first comparator is at a low level, the RS flip-flop 41 is maintained at the previous state, that is, at the low level, and thus, the inverter 44 is maintained. The final output (OUT) also maintains a high level.
이러한 발진회로부(40)에서 상기한 상태 즉, 플립플롭(41)의 출력이 로우레벨이고 인버터(44)의 출력이 하이레벨로 계속 지속되면, 콘덴서(CT)의 양단 전압이 더욱 증가하게 되고, 이에 의해 K점의 전위가이상이 되므로서 K점을 통해 비반전단자가 접속된 제 1 비교기(42)의 출력이 하이레벨이 되므로, RS 플립플롭(41)의 출력은 하이레벨 상태로 된다. 그 결과 인버터(44)의 출력은 로우레벨로 된다. 따라서 인버터(44)의 출력이 로우레벨이 되면, 콘덴서(CT)에 충전된 전하가 방전되고 이 방전에 의하여 K점의 전위가이하로 저하되면 제 1 비교기(42)의 출력은 로우레벨로 변환되나, RS 플립플롭(41)의 R,S단자의 전압레벨이 모두 로우레벨이기 때문에 RS 플립플롭(41)의 출력은 전상태 즉, 하이레벨을 유지하므로, 인버터(44)의 출력도 또한 로우레벨을 유지하게 되어 콘덴서(CT)는 방전을 계속하게 된다.In this oscillation circuit section 40, that is, when the output of the flip-flop 41 is at a low level and the output of the inverter 44 continues at a high level, the voltage across the capacitor C T is further increased. Whereby the potential at point K Since the output of the first comparator 42 to which the non-inverting terminal is connected through the point K becomes high level, the output of the RS flip-flop 41 becomes high level. As a result, the output of the inverter 44 becomes low level. Therefore, when the output of the inverter 44 is at the low level, the electric charge charged in the capacitor C T is discharged and the potential at the K point is caused by this discharge. If it is lowered below, the output of the first comparator 42 is converted to the low level, but since the voltage levels of the R and S terminals of the RS flip-flop 41 are all low level, the output of the RS flip-flop 41 is in the entire state. That is, since the high level is maintained, the output of the inverter 44 also maintains the low level, so that the capacitor C T continues to discharge.
따라서 콘덴서(CT)가 방전을 계속하므로서 K점의 전압이이하로 떨어지게 되면 제 2 비교기(43)의 출력이 하이레벨이 되므로, RS 플립플롭(41)의 출력이 로우레벨이 되어 인버터(44)의 출력은 하이레벨이 된다. 이상과 같이 콘덴서(CT)의 계속적인 방전에 의해 K점의 전압이이하로 저하하게 되므로서, 앞에서 상술한 바와 같이 RS 플립플롭(41)의 출력은 로우레벨, 인버터(44)의 출력은 하이레벨이 되어 콘덴서(CT)는 다시 충전을 재개하게 된다.Therefore, the capacitor (C T ) continues to discharge and the voltage at K point When it falls below, since the output of the 2nd comparator 43 becomes a high level, the output of the RS flip-flop 41 will become a low level, and the output of the inverter 44 will become a high level. As described above, the voltage at the K point is reduced by continuous discharge of the capacitor CT. As described above, as described above, the output of the RS flip-flop 41 is at the low level, the output of the inverter 44 is at the high level, and the capacitor C T resumes charging again.
이상 설명한 바와 같이, 발진회로부에 듀티제어용 저항(RC)이 접속되어 있지 않는 경우에, 콘덴서(CT) 양단의 전압은에서사이에서 충방전을 계속하게 되며, 이때의 충전속도와 방전속도가 서로 동일하므로 제 4a 도에 도시된 바와 같이, 콘덴서(CT) 양단의 전압파형이 상승폭과 하강폭이 같은 파형으로 되므로, 출력단자(OUT)에서는 하이레벨 상태(t1)와 로우레벨 상태(t2)의 폭이 동일한 주기(T)의 펄스파형이 출력된다. 여기에서 듀티는이다.As described above, when the duty control resistor RC is not connected to the oscillation circuit portion, the voltage across the capacitor C T is in Since charging and discharging are continued, the charging and discharging speeds are the same, and as shown in FIG. 4A, the voltage waveforms across the capacitor C T have the same rising and falling widths, so the output The terminal OUT outputs the pulse waveform of the period T with the same width of the high level state t1 and the low level state t2. Where duty is to be.
상기의 동작설명에서는 발진회로부에 Vc 단자를 통해 접속된 듀티제어용 저항(RC)이 개방되어 있을 경우를 가정하여 설명하였으나, Vc 단자와 발진회로부(40) 사이에 듀티제어용 저항(RC)이 접속되고, 단의 듀티제어전압 발생부(30)에서 생성된 맥류가 Vc 단자에 입력되며 그 전위레벨이 하이인 경우, 콘덴서(CT)의 충전속도가 빨라지는 반면에 방전속도는 상대적으로 늦어지게 된다. 따라서 제 4b 도에 도시된 바와 같이, 콘덴서(CT) 양단의 전압파형은 상승폭이 좁고(충전시) 하강폭이 넓은(방전시) 파형으로 되므로, 출력단자(OUT)에서는 하이레벨 상태(t1)가 좁고(콘덴서(CT) 충전시) 로우레벨 상태(t2)가 넓은(콘덴서(CT)방전시) 주기(T)의 펄스파형이 출력된다. 이때의 듀티는이다.In the above description of operation, it is assumed that the duty control resistor RC connected to the oscillation circuit part through the Vc terminal is opened. However, the duty control resistor RC is connected between the Vc terminal and the oscillation circuit part 40. When the pulse generated in the duty control voltage generator 30 of the stage is input to the Vc terminal and its potential level is high, the charging speed of the capacitor C T is increased while the discharge speed is relatively slow. . Therefore, as shown in FIG. 4B, the voltage waveforms across the capacitor C T are waveforms of which the rising width is narrow (during charging) and the falling width is large (during discharge). Therefore, the output terminal OUT has a high level state t1. The pulse waveform of the period T is narrowed (at the time of charging the capacitor C T ) and wide at the low level state t2 (at the time of discharge of the capacitor C T ). Duty at this time to be.
다른한편, 상기와는 반대로 Vc 단자에 입력되는 입력신호가 로우레벨인 경우, 콘덴서(CT)는 듀티제어용 저항(RC)과 저항(R3,R4)의 분압전압이 인가되므로 충전속도가 늦어지고, 반면에 콘덴서(CT)의 방전시에는 저항(R11,R12)에 병렬접속된 듀티제어용 저항(RC)에 의해 그 방전속도가 빨라지게 된다. 이때 콘덴서(CT)의 양단에 나타나는 전압파형은 제 4c 도에 도시된 바와 같이, 상승폭이 넓고(충전시) 하강폭이 좁은(방전시) 파형으로 되므로, 출력단자(OUT)에서는 하이레벨 상태(t1)가 넓고 로우레벨 상태(t2)가 넓은 주기(T)의 펄스파형이 출력된다. 이때의 듀티는이다.On the other hand, in contrast to the above, when the input signal input to the Vc terminal is at a low level, the capacitor C T is charged with a divided voltage between the duty control resistor RC and the resistors R3 and R4, resulting in a slow charging speed. On the other hand, when the capacitor C T is discharged, the discharge speed is increased by the duty control resistor RC connected in parallel with the resistors R11 and R12. At this time, the voltage waveform appearing at both ends of the capacitor C T becomes a waveform having a wide rising width (at the time of charging) and a narrow falling width (at the time of discharge) as shown in FIG. A pulse waveform of a period T having a wide t1 and a wide low level t2 is output. Duty at this time to be.
상술한 바와 같이, 본 발명에 따른 네온관 제어회로의 발진회로부(40)는 Vc 단자를 통해 입력되는 반파정류형의 맥류에 의해 충방전 동작을 계속적으로 실행하게 되므로서, 각 단자에서 제 5 도에 도시된 바와 같은 주기의 파형을 출력하게 된다.As described above, the oscillation circuit portion 40 of the neon tube control circuit according to the present invention is to perform the charging and discharging operation continuously by the half-wave rectified pulse current input through the Vc terminal, so as to As shown in the figure, the waveform is output.
상기의 제 5 도는 본 발명에 채용된 발진회로부내의 각부의 파형을 나타내는 파형도 및 네온관 제어회로의 출력파형도로서 동도면에 기재된 Vc, CT및 OUT의 각각은 제 3 도에 도시된 발진회로부(40)의 Vc 단자, 콘덴서(CT) 및 출력단자(OUT)에서의 파형을 나타내고, VOUT는 제 2 도에 도시된, 본 발명에 따른 네온 관제어회로의 최종출력파형을 나타낸다.5 is a waveform diagram showing the waveform of each part in the oscillation circuit portion employed in the present invention and an output waveform diagram of the neon tube control circuit. Each of Vc, C T and OUT described in the same drawing is an oscillation circuit portion shown in FIG. Waveforms at the Vc terminal, the capacitor C T and the output terminal OUT of 40 are shown, and V OUT represents the final output waveform of the neon tube control circuit according to the present invention, shown in FIG.
그런다음, 상술한 바와 같이 듀티제어전압 발생부(30)로부터의 맥류를 입력으로 하여 발진회로부(40)에서 생성된 출력파형 즉, IC(U1)의 3번핀에서 출력된 펄스파는 저항(R6)을 통해 스파크성분이 흡수되고 콘덴서(C8)를 통해 직류성분이 소거된 순수 교류성분의 교번왜형파로서 제 2 변압기(T2)의 일차측 코일(NP)에 인가된다. 따라서 제 2 변압기(T2)의 일차측 코일(NP)에 구형파 교류가 인가되므로서 이차측 코일(NS1, NS2)에서 유도전압이 유지된다. 이때 제 2 변압기(T2)의 이차측 코일 Ns1및 Ns2의 권선방향이 역방향으로 권선되어 있으므로 제 1 전계효과 트랜지스터(Q1)의 게이트 및 제 2 전계효과 트랜지스터(Q2)의 게이트에 인가되는 전압은 서로 역극성이다.Then, as described above, the output waveform generated by the oscillation circuit section 40, that is, the pulse wave output from pin 3 of the IC U1 as the pulse current from the duty control voltage generator 30 as an input, is a resistor R6. The spark component is absorbed through and applied to the primary-side coil NP of the second transformer T2 as an alternating distortion wave of pure AC component in which the DC component is canceled through the capacitor C8. Therefore, since the square wave alternating current is applied to the primary coil NP of the second transformer T2, the induced voltage is maintained in the secondary coils NS 1 and NS 2 . At this time, since the winding directions of the secondary coils Ns 1 and Ns 2 of the second transformer T2 are wound in the reverse direction, the voltage applied to the gate of the first field effect transistor Q1 and the gate of the second field effect transistor Q2. Are reverse polarity to each other.
즉, 제 2 변압기(T2)에 구형파 교류가 인가되어 일측의 이차측 코일(Ns1)에 유도전압이 유기되므로서 제 1 전계효과 트랜지스터(Q1)가 온이 될 때, 제 2 변압기(T2)의 타측 이차측 코일(Ns2)에는 유도전압이 유기되지 않으므로 제 2 전계효과 트랜지스터(Q2)는 오프상태가 된다.That is, when the first field effect transistor Q1 is turned on because the square wave alternating current is applied to the second transformer T2 and the induced voltage is induced in the secondary coil Ns 1 on one side, the second transformer T2 is turned on. Since the induced voltage is not induced to the other side secondary coil Ns 2 , the second field effect transistor Q2 is turned off.
이와는 반대로, 제 2 변압기(T2)에 구형파 교류가 인가되어 타측의 이차측 코일(Ns2)에 유도전압이 유기되므로서 제 2 전계효과 트랜지스터(Q2)가 온이될때, 제 2 변압기(T2)의 일측의 이차측 코일(Ns1)에는 유도전압이 유기되지 않으므로 제 1 전계효과 트랜지스터(Q1)는 오프상태가 된다.On the contrary, when the second field effect transistor Q2 is turned on because the square wave alternating current is applied to the second transformer T2 and the induced voltage is induced in the secondary coil Ns 2 on the other side, the second transformer T2 is turned on. Since the induced voltage is not induced to the secondary side coil Ns 1 on one side of the first field effect transistor Q1, the first field effect transistor Q1 is turned off.
따라서 두 개의 제 1 및 제 2 전계효과 트랜지스터(Q1,Q2)는 제 2 변압기(T2)의 이차측 코일(Ns1,Ns2)에서 유기되는 유도전압이 각각의 게이트단자에 단속적으로 인가되므로서 교번적으로 온/오프 동작을 반복하게 된다.Therefore, the two first and second field effect transistors Q1 and Q2 are intermittently applied to the respective gate terminals by an induced voltage induced from the secondary coils Ns 1 and Ns 2 of the second transformer T2. Alternately, the on / off operation is repeated.
이상과 같이 제 2 변압기(T2)에서 유기된 전압에 의해 제 1 및 제 2 전계효과 트랜지스터(Q1,Q2)가 교번적으로 온/오프 동작을 실행할때의 콘덴서(C3,C4)의 충방전 경로는 다음과 같다. 즉, 제 1 전계효과 트랜지스터(Q1)가 온상태이고 제 2 전계효과 트랜지스터(Q2)가 오프상태이면, 콘덴서(C3)에 충전된 전하는 a점을 경유하여 제 1 전계효과 트랜지스터→제 3 변압기의 일차측 코일(Np)→b점을 통해 방전되어 콘덴서(C4)를 충전한다. 다른한편, 제 2 전계효과 트랜지스터(Q2)가 온상태이고 제 1 전계효과 트랜지스터(Q1)가 오프상태이면, 콘덴서(C4)에 충전된 전하는 b점을 경유하여 제 2 전계효과 트랜지스터→제 3 변압기의 일차측 코일(Np)→c점을 통해 방전되며, 이때 콘덴서(C3)는 충전된다.As described above, the charge and discharge paths of the capacitors C3 and C4 when the first and second field effect transistors Q1 and Q2 alternately perform an on / off operation by the voltage induced by the second transformer T2. Is as follows. That is, when the first field effect transistor Q1 is on and the second field effect transistor Q2 is off, the charge charged in the capacitor C3 is changed from the first field effect transistor to the third transformer via a point. It discharges through the primary coil Np-> b, and charges the capacitor | condenser C4. On the other hand, when the second field effect transistor Q2 is on and the first field effect transistor Q1 is off, the charge charged in the capacitor C4 is changed from the second field effect transistor to the third transformer via point b. Is discharged through the primary coil Np → c of the capacitor, and the capacitor C3 is charged.
따라서 제 1 전계효과 트랜지스터(Q1)가 온상태이고 제 2 전계효과 트랜지스터(Q2)가 오프상태일 때 제 3 변압기(T3)의 일차측 코일(Np)에 흐르는 전류는 제 2 전계효과 트랜지스터(Q2)가 온상태이고 제 1 전계효과 트랜지스터(Q1)가 오프상태일 때 제 3 변압기(T3)의 일차측 코일(Np)에 흐르는 전류와 서로 반대가 된다. 따라서 상술한 바와 같은 동작을 계속해서 반복함으로서 제 3 변압기(T3)의 일차측 코일(Np)에는 교류방형파의 전류가 흐르게 된다.Therefore, when the first field effect transistor Q1 is on and the second field effect transistor Q2 is off, the current flowing through the primary coil Np of the third transformer T3 is the second field effect transistor Q2. ) Is on and the first field effect transistor Q1 is off, the current flowing through the primary coil Np of the third transformer T3 is opposite to each other. Therefore, by repeating the above-described operation continuously, the current of the AC square wave flows through the primary coil Np of the third transformer T3.
상술한 바와 같은 동작에 의해 제 3 변압기(T3)의 일차측 코일(Np)에 방형파의 교류가 인가되더라도, 이차측 코일에서는 이차코일의 인덕턴스와 코일간의 표류용량(stray capacitance)에 의해 공진이 이루어져, 그 출력단을 통해 계속적으로 교번왜형파가 출력된다. 이 교번왜형파가 제 5 도의 최하단에 VOUT로 표기되어 도시되어 있다. 여기에서, 교번왜형파는 상하 폭이 다른 구형파가 일정주기로 하여 그 폭을 변화하는 파형을 말한다.Even though AC of a square wave is applied to the primary coil Np of the third transformer T3 by the operation described above, in the secondary coil, resonance is caused by the inductance of the secondary coil and the stray capacitance between the coils. Through this output stage, the alternating distortion wave is continuously output. This alternating distortion wave is shown as V OUT at the bottom of FIG. 5. Here, the alternating distortion wave refers to a waveform in which a square wave having a different vertical width changes its width at a constant period.
상술한 스위칭부(50)와 승압용 변압기인 제 3 변압기(T3)의 동작과정에 대해 첨부된 제 6 도를 참조하여 하기에 보다 상세하게 기술한다.The operation of the above-described switching unit 50 and the third transformer T3 which is a boosting transformer will be described in more detail below with reference to FIG. 6.
여기에서, 제 3 변압기인 승압용 변압기는 구조적인 특성상 큰 누설 인덕턴스를 가지므로, 변압기의 일차측 및 이차측 코일과 등가적으로 직렬이 되게 각각 인덕터가 접속된 것으로 간주된다. 동도면에서 Llp는 일차측 코일의 누설 인덕턴스, Lls는 이차측 코일의 누설 인덕턴스, Cs는 이차측 코일의 표류용량을 각각 나타낸다.Here, the boost transformer, which is the third transformer, has a large leakage inductance due to its structural characteristics, and therefore, it is considered that the inductors are connected to each other in series with the primary and secondary coils of the transformer. In the drawing, Llp represents the leakage inductance of the primary coil, Lls represents the leakage inductance of the secondary coil, and Cs represents the stray capacitance of the secondary coil.
상기의 회로구성에 있어서, 먼저 제 1 전계효과 트랜지스터(Q1)가 온이되면, 제 1 전계효과 트랜지스터(Q1)의 일측단자와 제 3 변압기(T3)의 일차측 코일(Np)의 일측단자 사이에 접속된 콘덴서(C3)와 제 1 전계효과 트랜지스터(Q1)의 다른 일측단자와 제 3 변압기(T3)의 일차측 코일(Np)의 다른 일측단자 사이에 접속된 Llp가 공진되므로, 제 3 변압기(T3)의 일차측 코일(Np)에 싸인파형의 공진전류가 흐르게 된다. 따라서 제 3 변압기(T3)의 일차측 코일(Np)에 공진전류가 흐르게 됨으로서, 제 3 변압기(T3)의 이차측 코일(Ns)에 병렬접속된 Lls와 Cs가 다시 2차 공진을 일으켜 싸인파형의 2차 전압이 출력된다.In the above circuit configuration, first, when the first field effect transistor Q1 is turned on, between one side terminal of the first field effect transistor Q1 and one side terminal of the primary coil Np of the third transformer T3. Since the Llp connected between the capacitor C3 connected to the other terminal of the first field effect transistor Q1 and the other terminal of the primary coil Np of the third transformer T3 is resonant, the third transformer A waveform resonant current flows in the primary coil Np of T3. Therefore, since the resonant current flows through the primary coil Np of the third transformer T3, the Lls and Cs connected in parallel to the secondary coil Ns of the third transformer T3 again cause secondary resonance, and thus the waveform The secondary voltage of is output.
이와 반대로, 제 2 전계효과 트랜지스터(Q2)가 온이 되는 경우, 제 2 전계효과 트랜지스터(Q2)의 일측단자와 제 3 변압기(T3)의 일차측 코일(Np)의 일측단자 사이에 접속된 콘덴서(C4)와 제 2 전계효과 트랜지스터(Q2)의 다른 일측단자와 제 3 변압기(T3)의 일차측 코일(Np)의 다른 일측단자 사이에 접속된 Llp가 공진되므로, 상술한 바와 같이 제 3 변압기(T3)의 일차측 코일(Np)에 싸인파형의 공진전류가 흐르게 된다. 따라서 상술한 바와 동일하게 제 3 변압기(T3)의 이차측 코일(Np)에 공진전류가 흐르게 됨으로서, 제 3 변압기(T3)의 이차측 코일(Ns)에 병렬접속된 Lls와 Cs가 다시 2차 공진을 일으켜 싸인파형의 2차 전압이 출력된다.On the contrary, when the second field effect transistor Q2 is turned on, a capacitor connected between one terminal of the second field effect transistor Q2 and one terminal of the primary coil Np of the third transformer T3. Since the Llp connected between C4 and the other terminal of the second field effect transistor Q2 and the other terminal of the primary coil Np of the third transformer T3 is resonant, the third transformer as described above A waveform resonant current flows in the primary coil Np of T3. Therefore, as described above, the resonant current flows through the secondary coil Np of the third transformer T3, whereby Lls and Cs connected in parallel to the secondary coil Ns of the third transformer T3 are again secondary. The secondary voltage of the sine wave is output by causing resonance.
이때, 제 1 전계효과 트랜지스터(Q1)가 온이되는 경우에 제 3 변압기(T3)의 이차측 코일(Ns)에서 출력되는 싸인파형의 공진전류와 제 2 전계효과 트랜지스터(Q2)가 온인 경우 제 3 변압기(T3)의 이차측 코일(Ns)에서 출력되는 싸인파형의 공진전류는 서로 역위상 관계이며, 서로 역위상 관계인 이들 반사이클의 파형이 서로 결합되어 완전한 한 싸이클의 파형을 형성하게 된다.At this time, when the first field effect transistor Q1 is turned on and the second waveform effect transistor Q2 is turned on when the sign waveform resonant current output from the secondary coil Ns of the third transformer T3 is turned on. The resonant currents of the sine waveforms output from the secondary coil Ns of the three transformers T3 have an antiphase relationship with each other, and the waveforms of these half cycles having an antiphase relationship with each other are combined with each other to form a waveform of a complete cycle.
따라서 제 3 변압기(T3)의 출력단(VOUT)에서는 제 5 도의 최하단에 도시된 바와 같이 상하 폭이 다른 구형파가 일정주기로 하여 그 폭을 변화하는 교번왜형파를 출력하게 된다.Therefore, as shown in the lowermost part of FIG. 5, the output terminal V OUT of the third transformer T3 outputs an alternating distortion wave whose width is changed with a constant period of square waves having different vertical widths.
이상 설명한 바와 같이, 본 발명에 따른 네온관 제어회로는 상하 폭이 다른 구형파가 일정주기로 하여 그 폭을 변화하는 교번왜형파를 갖는 전압을 발생하고, 이 제어전압에 의해 네온관을 제어하므로서 네온관내에서 주기적으로 명암이 반복되는 J.B 현상을 제거할 수 있을 뿐만 아니라, 종래기술에서 이러한 J.B 현상을 제거하기 위해 네온관에 비대칭적인 전압을 인가함으로서 야기되었던 M.M 현상(전극 및 네온관의 종단부가 검게되는 현상) 또한 완전히 제거할 수가 있는 지대한 효과가 있다.As described above, the neon tube control circuit according to the present invention generates a voltage having alternating distortion waveforms in which square waves having different vertical widths vary in width by a constant period, and control the neon tube by this control voltage, thereby periodically in the neon tube. Not only can the JB phenomenon in which the contrast is repeated be eliminated, but also the MM phenomenon caused by applying an asymmetrical voltage to the neon tube in order to remove the JB phenomenon in the prior art (the electrode and the end of the neon tube black) is also completely There is a huge effect that can be removed.
또한 본 발명에 따른 네온관 제어회로는, 종래 기술에서 J.B 현상을 제거하기 위해 승압용 변압기의 출력측에 다이오드등의 전자소자들을 배치하여 비대칭적인 전압을 발생시키던 구성을 없애므로서, 승압용 변압기의 출력측에서 고압에 의해 전자소자가 파괴되는 등의 우려를 완전히 해소하였다.In addition, the neon tube control circuit according to the present invention, by eliminating the configuration of generating an asymmetrical voltage by placing electronic elements such as diodes on the output side of the boosting transformer in order to eliminate the JB phenomenon in the prior art, the output side of the boosting transformer This eliminates the concern that the electronic device is destroyed by high pressure.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920011983A KR940009508B1 (en) | 1992-07-06 | 1992-07-06 | Control circuit for neon lamp |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920011983A KR940009508B1 (en) | 1992-07-06 | 1992-07-06 | Control circuit for neon lamp |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940003428A KR940003428A (en) | 1994-02-21 |
KR940009508B1 true KR940009508B1 (en) | 1994-10-14 |
Family
ID=19335916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920011983A KR940009508B1 (en) | 1992-07-06 | 1992-07-06 | Control circuit for neon lamp |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940009508B1 (en) |
-
1992
- 1992-07-06 KR KR1019920011983A patent/KR940009508B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940003428A (en) | 1994-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144203A (en) | Circuit for driving an electric field luminous lamp | |
US5166579A (en) | Discharge lamp operating circuit | |
JPH0210697A (en) | Stablizing circuit for metal halide lamp | |
JPH06176881A (en) | Stabilizer circuit | |
JPH09190894A (en) | Pulse voltage train generating circuit device | |
JP2707465B2 (en) | Inverter device | |
US5737207A (en) | Power supply | |
US5886475A (en) | EL element driving circuit and EL element lighting device using the same | |
KR940009508B1 (en) | Control circuit for neon lamp | |
EP0477587A1 (en) | Power apparatus | |
Garcia-Garcia et al. | Minimization of acoustic resonances in HID lamps: Analysis and comparison of power harmonics content in high frequency non-resonant inverters | |
JP3210690B2 (en) | Discharge lamp lighting device | |
JP3514603B2 (en) | High power factor high intensity discharge lamp lighting device and driving method thereof | |
JP3906403B2 (en) | Discharge lamp lighting device | |
KR100426801B1 (en) | Electronic ballasts for hid-lamp | |
JP3252540B2 (en) | Inverter device | |
JP3234348B2 (en) | Power supply | |
KR100424609B1 (en) | Driving method of backlight lamp | |
JP2604296Y2 (en) | Lighting circuit for discharge lamp | |
JP3323521B2 (en) | Discharge lamp lighting device | |
JPH05166592A (en) | Lighting device for high pressure electric discharge lamp | |
JP2795389B2 (en) | Power supply | |
JP2854632B2 (en) | Discharge lamp lighting device | |
SU1095327A1 (en) | D.c. voltage converter | |
JPH08153585A (en) | El(electroluminescence) driving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19970820 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |