KR940007450B1 - Manufacturing method of optical logic device - Google Patents

Manufacturing method of optical logic device Download PDF

Info

Publication number
KR940007450B1
KR940007450B1 KR1019910021080A KR910021080A KR940007450B1 KR 940007450 B1 KR940007450 B1 KR 940007450B1 KR 1019910021080 A KR1019910021080 A KR 1019910021080A KR 910021080 A KR910021080 A KR 910021080A KR 940007450 B1 KR940007450 B1 KR 940007450B1
Authority
KR
South Korea
Prior art keywords
type
ions
region
forming
doped region
Prior art date
Application number
KR1019910021080A
Other languages
Korean (ko)
Other versions
KR930011280A (en
Inventor
원용협
박효훈
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019910021080A priority Critical patent/KR940007450B1/en
Publication of KR930011280A publication Critical patent/KR930011280A/en
Application granted granted Critical
Publication of KR940007450B1 publication Critical patent/KR940007450B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

Abstract

The method is for manufacturing an optical logic device by applying electric field to a lattice of a multiple quantum well structure so that superior optical modulation characteristic is obtained. The method comprises the steps of: (A) growing a reflection layer (2) and an active region (3) by using MBE process; (B) forming an optical window and forming N-type doping region (4) and a P-type doping region (5) by injecting N-type ion and P-type ion perpendicalar to an active region (3); (C) forming an insulating area (6) to seperate devices electrically; (D) forming contact (7) on a N-type doping region (4) and a P-type region (5); and (G) spraying non-reflecting material on a layer (8).

Description

이온주입에 의한 수평전계 반도체 광스위칭 소자의 제조방법Method for manufacturing a horizontal field semiconductor optical switching device by ion implantation

제 1 도는 수직전계를 이용한 종래의 반도체 다중 양자우물 광스위칭 소자를 나타낸 것으로, a는 SEED(Self Electroopic Effect Device)의 개략도, b는 두개의 SEED를 직렬로 연결한 S-SEED(Symmetric-SEED)의 개략도.1 shows a conventional semiconductor multi-quantum well optical switching device using a vertical electric field, a is a schematic diagram of a self electroopic effect device (SEED), and b is a symmetric-sEED (S-SEED) in which two SEEDs are connected in series. Schematic.

제 2 도는 수평전계를 이용한 본 발명의 반도체 다중 양자우물 광스위칭 소자를 나타낸 것으로, a는 SEED의 개략도, b는 S-SEED의 개략도.2 shows a semiconductor multiple quantum well optical switching device of the present invention using a horizontal electric field, wherein a is a schematic diagram of SEED, and b is a schematic diagram of S-SEED.

제 3 도 내지 제 7 도는 본 발명에 의한 수평전계를 이용한 SEED의 제조공정을 나타낸 단면도.3 to 7 are cross-sectional views showing the manufacturing process of the SEED using a horizontal electric field according to the present invention.

제 8 도는 본 발명에 의해 완성된 S-SEED의 단면도.8 is a cross-sectional view of the S-SEED completed by the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 비도핑 반절연 GaAs 기판 또는 Cr 도핑된 GaAs기판1: undoped semi-insulated GaAs substrate or Cr doped GaAs substrate

2 : 광 반사층 3 : 활성영역2: light reflection layer 3: active area

4 : N형 도핑영역 5 : P형 도핑영역4: N type doping area 5: P type doping area

6 : 전기적 고립영역 7 : 전극접촉6: electrically isolated region 7: electrode contact

8 : 무반사막8: antireflection film

본 발명은 에너지 밴드갭(energy band gap)이 작은 GaAs와 에너지 밴드갭이 큰 AlGaAs의 얇은 격자층을 결정성장법에 의해 교대로 적층시켜 만든 다중 양자우물(Muliple Quantum Well : MQW) 구조에서 격자층에 수평한 방향으로 전계를 가하여 우수한 광변조 특성을 얻을 수 있는 P-I-N 구조의 광논리 소자(optical logic device)를 제조하는 방법에 관한 것으로, 특히 다중 양자우물(MQW) 격자층의 양쪽 벽면에 이온주입(ion implantation) 방법만을 사용하여 P형과 N형의 도핑영역들을 형성함으로써 간단하게 수평전계 반도체 광스위칭 소자를 제조하는 방법에 관한 것이다.The present invention provides a lattice layer in a multi-quantum well (MQW) structure in which thin lattice layers of GaAs having a small energy band gap and AlGaAs having a large energy band gap are alternately stacked by a crystal growth method. The present invention relates to a method for fabricating an optical logic device having a PIN structure that can obtain excellent optical modulation characteristics by applying an electric field in a horizontal direction. Particularly, ion implantation is applied to both walls of a multi-quantum well (MQW) lattice layer. The present invention relates to a method for manufacturing a horizontal field semiconductor optical switching device by simply forming doped regions of P type and N type using only an ion implantation method.

GaAs와 AlGaAs 격자층을 교대로 적층시킨 다중 양자우물(MQW)구조에서 GaAs의 에너지 밴드갭에 가까운 에너지의 입력광을 입사시킬 경우 GaAs의 양자우물 내에서 강한 여기자(excitron) 흡수피크가 발생된다. 이때, 격자층에 수직한 방향으로 외부전계를 가하게 되면 상기 여기자 흡수피크가 낮은 에너지 대역으로 이동하는 현상(Quantum Confined Stark Effect)이 발생된다. 이런 현상을 이용하여 광세기 변조(optical intensity modulation) 소자 또는 광스위칭 소자 등의 광논리소자를 제조할 수 있다.In a multi-quantum well (MQW) structure in which GaAs and AlGaAs lattice layers are alternately stacked, when the input light having energy close to the energy bandgap of GaAs is incident, strong exciton absorption peaks are generated in the quantum wells of GaAs. In this case, when an external electric field is applied in a direction perpendicular to the lattice layer, the excitation absorbing peak moves to a low energy band (Quantum Confined Stark Effect). By using this phenomenon, an optical logic device such as an optical intensity modulation device or an optical switching device can be manufactured.

이와같은 광논리소자를 제조함에 있어서 종래에는 다중양자우물 영역에 수직한 방향으로 전계를 형성하도록 하기 위하여 다중 양자우물(MQW)의 결정을 성장시키는 과정에서 다중 양자우물의 상부와 하부에 각각 P형과 N형의 도핑층을 성장시킨다(제 1 도 참조).In manufacturing such an optical logic device, conventionally, P-types are formed on the upper and lower portions of the multi-quantum wells in the process of growing crystals of the multi-quantum wells (MQW) in order to form an electric field in a direction perpendicular to the multi-quantum well region. And an N-type doping layer are grown (see FIG. 1).

이런 방법으로 제조된 광논리소자는 기능의 다양성 때문에 많은 주목을 받고 있다. 그러나, 상기한 종래의 방법으로 제조된 소자들은 여기자 흡수피크의 이동을 충분히 얻기 위하여 비교적 강한 외부 전계(통상 10V 이상의 공급전압)를 인가하여야 하는 단점이 있다.Optical logic devices manufactured in this way have received a lot of attention due to their variety of functions. However, the devices manufactured by the above-described conventional method have a disadvantage in that a relatively strong external electric field (typically a supply voltage of 10 V or more) must be applied to sufficiently obtain the excitation absorption peak shift.

또한, 많은 양자우물과 양자 장벽으로 형성된 다중 양자우물(MQW)층의 내부에서 순차적으로 전계가 전달되도록 하는 시간과 양자우물내에 가두어지는 여기자의 긴 잔류시간(lifetime)으로 인하여 스위칭 속도가 느린 문제점이 있었다.In addition, the switching speed is slow due to the time that the electric field is sequentially transmitted inside the multiple quantum well (MQW) layer formed of many quantum wells and the quantum barrier and the long lifetime of the excitons confined in the quantum well. there was.

본 발명의 목적은 낮은 공급전압에서도 동작이 가능하고 스위칭 속도가 매우 빠르며 제조방법이 간단한 수평전계 반도체 광스위칭 소자의 제조방법을 제조공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a horizontal field semiconductor optical switching device which can operate at a low supply voltage, has a very fast switching speed, and has a simple manufacturing method.

상기한 목적을 달성하기 위하여 본 발명의 방법은, 비도핑 반절연 GaAs 기판 또는 Cr 도핑된 GaAs 기판 상에 광반사층(optical refletor stack)과 활성영역(active layer)을 순차로 성장시키는 단계와, 입사광 및 출력광의 통로를 결정하기 위하여 광학적 윈도우(optical window)를 형성하고 상기 활성영역내에 수평전계(horizontal electric field)를 형성하도록 하기 위하여 상기 활성영역에 수직한 방향으로 불순물들을 주입하여 N형 및 P형 도핑영역들을 형성하는 단계와, 각각의 소자들을 전기적으로 분리시키기 위한 단계와, 상기 N형 도핑영역 및 상기 P형 도핑영역상에 금속막으로 전극접촉을 형성하는 단계 및, 상기 광학적 윈도우의 표면반사로 인하여 발생되는 반사손실(reflection loss)를 줄이기 위하여 무반사(Anti-Reflecting : AR)막을 도포(coating)하는 단계를 포함한다.In order to achieve the above object, the method of the present invention comprises the steps of sequentially growing an optical reflector stack and an active layer on an undoped semi-insulated GaAs substrate or a Cr doped GaAs substrate, And an N-type and a P-type by injecting impurities in a direction perpendicular to the active region to form an optical window to determine the path of output light and to form a horizontal electric field in the active region. Forming doped regions, electrically isolating respective elements, forming electrode contacts with a metal film on the N-type and P-type doped regions, and surface reflection of the optical window Coating an anti-reflecting (AR) film to reduce reflection loss caused by the coating.

한편, 상기한 각 단계들을 수행하여 얻어지는 SEED를 이용하여 S-SEED를 간단하게 제조하는 방법으로 본 발명은 상기한 전기적 고립영역 형성단계가 완료된 후 금속막으로 전극접촉을 형성하는 단계에서 2개의 상기 SEED들을 직렬로 연결하되 하나의 SEED의 P형 도핑영역과 다른 하나의 SEED의 N형 도핑영역이 이웃하도록 연결한 후 금속막을 증착한다. 이제부터 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Meanwhile, the present invention provides a method of simply manufacturing the S-SEED using the SEED obtained by performing each of the above-described steps. The SEEDs are connected in series, but the P-type doping region of one SEED and the N-type doping region of another SEED are connected to each other, and then a metal film is deposited. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 2 도는 본 발명에 의한 수평전계 반도체 광스위칭 소자를 나타낸 것으로 a는 SEED, b는 S-SEED의 개략도를 각각 나타낸 것이다.2 shows a horizontal field semiconductor optical switching device according to the present invention, where a is a schematic diagram of SEED and b is a S-SEED.

본 발명에서는 다중 양자우물(MQW)영역에 수평한 방향으로 균일한 전계가 인가되도록 하기 위하여 고에너지 이온주입 방법을 이용한다.In the present invention, a high energy ion implantation method is used to apply a uniform electric field in a horizontal direction to the multiple quantum well (MQW) region.

제 3 도 내지 제 7 도는 본 발명에 의한 수평전계 SEED의 제조공정을 나타낸 것이다. 도면을 참조하여 본 발명의 SEED 제조방법을 상세히 설명하면 다음과 같다.3 to 7 show the manufacturing process of the horizontal electric field feed according to the present invention. Hereinafter, the SEED manufacturing method of the present invention will be described in detail with reference to the accompanying drawings.

[제 1 공정][Step 1]

기판상에 광반사층과 활성영역을 순차로 형성시키는 공정(제 3 도) ; 비도핑 반절연 또는 Cr이 도핑된 GaAs 기판(1)상에 전자 빔결정성장(MBE : Molecular Beam Epitaxy) 방법 등을 사용하여 광반사층(2)과 활성영역(3)을 순차로 성장시킨다. 이때 활성영역(3)은 종래의 수직전계형 광스위칭 소자(제 1 도 참조)에서와 마찬가지로 비도핑의 GaAs/AlGaAs 다중 양자우물 구조를 갖게 된다. 또한, GaAs 양자우물의 폭은 여기자가 양자우물내에 충분히 가두어질 수 있도록 작아야 하고 GaAs/AlGaAs 쌍의 수는 입사광이 지나갈때 여기자를 충분히 흡수할 수 있을 정도로 많아야 한다.A step of sequentially forming a light reflection layer and an active region on the substrate (FIG. 3); The light reflection layer 2 and the active region 3 are sequentially grown on the undoped semi-insulated or Cr-doped GaAs substrate 1 using an electron beam crystal growth (MBE: Molecular Beam Epitaxy) method. At this time, the active region 3 has an undoped GaAs / AlGaAs multi-quantum well structure as in the conventional vertical field type optical switching device (see FIG. 1). In addition, the width of the GaAs quantum wells should be small so that the excitons can be sufficiently confined in the quantum wells and the number of GaAs / AlGaAs pairs should be large enough to absorb the excitons as the incident light passes.

한편, 광반사층(2)은 입사광이 완전히 반사될 수 있도록 입사광 파장 1/4에 해당하는 두께를 GaAs와 AlGaAs의 수십개의 적층으로 이루어진다. 입사광은 활성영역(3)의 표면에서 그 표면에 수직한 방향으로 입사된다.On the other hand, the light reflection layer 2 is made of a stack of dozens of GaAs and AlGaAs having a thickness corresponding to the incident light wavelength 1/4 so that the incident light is completely reflected. Incident light is incident on the surface of the active region 3 in a direction perpendicular to the surface.

[제 2 공정]Second Process

활성영역내에 입사광 및 출력광의 통로를 위한 광학적 윈도우와 수평전계를 위한 도핑영역을 형성하는 공정(제 4 도) ; 제 4 도는 입사광 및 출력광의 통로를 결정하기 위한 광학적 윈도우를 형성하고 활성영역(3)내에 수평전계를 형성하기 위하여 활성영역(3)에 수직한 방향으로 각각 N형 이온과 P형 이온의 불순물들을 이온 가속주입기 등으로 이온주입하여 N형 도핑영역(4) 및 P형 도핑영역(5)을 형성한다.Forming an optical window for passage of incident light and output light and a doped region for a horizontal electric field in the active region (FIG. 4); 4 shows impurities of N-type and P-type ions in a direction perpendicular to the active region 3 to form an optical window for determining the path of incident light and output light and to form a horizontal electric field in the active region 3, respectively. Ion implantation is performed using an ion acceleration implanter or the like to form the N-type doped region 4 and the P-type doped region 5.

이때, N형 도핑영역(4)에는 불순물로서 Si 이온을 주입하고 P형 도핑영역(5)에는 Be 이온을 주입한다.At this time, Si ions are implanted into the N-type doped region 4 as impurities, and Be ions are implanted into the P-type doped region 5.

이와같은 이온주입 과정에서 요구되는 가속에너지를 각각 주입되는 이온의 질량에 따라 달리한다. 즉, Be 이온의 질량은 상대적으로 가볍기 때문에 0.7~1㎛ 정도의 두꺼운 활성영역(3) 내에 이온주입 되도록 하기 위하여 이온 주입기의 가속 에너지를 약 100~300KeV 정도로 하는 반면에, Si 이온의 질량은 Be 이온의 질량에 비해 상대적으로 무겁기 때문에 이온주입기의 가속에너지를 약 0.5~1.5MeV 정도로 한다.Acceleration energy required in the ion implantation process varies depending on the mass of each implanted ion. That is, since the mass of Be ions is relatively light, the acceleration energy of the ion implanter is about 100 to 300 KeV in order to inject ions into the thick active region 3 of about 0.7 to 1 μm, whereas the mass of Si ions is Since it is relatively heavy relative to the mass of ions, the acceleration energy of the ion implanter is about 0.5 to 1.5 MeV.

[제 3 공정][Third process]

소자(SEED)들을 전기적으로 분리시키기 위한 전기적 고립영역을 형성하는 공정(제 5 도) ; 제 5 도는 양성자 충격(Proton bombardment) 방법으로 각 소자들을 전기적으로 분리시키기 위한 전기적 고립영역(6)을 형성하는 과정을 나타낸 것이다. 양성자(Proton)는 질량이 아주 가볍기 때문에 쉽게 침투할 수 있으므로 가속에너지를 단계적으로 적절하게 조절함으로써 약 1㎛ 두께의 활성영역 이상을 전기적으로 충분히 고립시킬 수 있다.Forming an electrically isolated region for electrically separating the elements SEED (FIG. 5); 5 shows a process of forming an electrical isolation region 6 for electrically separating each element by a proton bombardment method. Protons can easily penetrate because they are very light in mass, so that they can sufficiently isolate the active area of about 1 μm thick by appropriately adjusting the acceleration energy.

한편, 양성자 충격방법에 의한 전기적 고립영역(6)의 형성과정은 이온주입된 N형 도핑영역(4)과 P형 도핑영역(5)을 열처리 한 이후에 이루어져야 한다.On the other hand, the formation of the electrically isolated region (6) by the proton impact method should be performed after the heat treatment of the ion implanted N-type doped region (4) and P-type doped region (5).

[제 4 공정][4th process]

도핑영역들 상에 전극접촉을 형성하는 과정(제 6 도) ; 제 6 도에 나타낸 바와같이 N형 도핑영역(4) 및 P형 도핑영역(5) 상에 금속막으로 전극접촉(7)을 형성한다. 이때, 사용되는 금속은 Au이며, 열처리 없는 오오믹 접촉(non-alloyed ohmic contact) 방법으로 전극을 형성한다.Forming electrode contacts on the doped regions (FIG. 6); As shown in FIG. 6, an electrode contact 7 is formed on the N-type doped region 4 and the P-type doped region 5 with a metal film. At this time, the metal used is Au, the electrode is formed by a non-alloyed ohmic contact method without heat treatment.

[제 5 공정][5th process]

무반사(AR)막 도포공정(제 7 도) ; 광학적 윈도우의 표면반사로 인하여 발생되는 반사손실을 줄이기 위하여 무반사막(8)을 도포한다. 따라서, 입력광(Pin) 및 출력광(Pout)은 증착된 금속막의 윈도우를 통하여 입ㆍ출력 되는데 무반사막(8)은 윈도우 표면에 의한 반사손실을 줄인다.Anti-reflective (AR) film coating process (FIG. 7); An antireflection film 8 is applied to reduce the reflection loss caused by the surface reflection of the optical window. Therefore, the input light P in and the output light P out are input and output through the window of the deposited metal film, but the antireflection film 8 reduces the reflection loss caused by the window surface.

제 8 도는 상기한 제1 내지 제 4 공정에 의해 완성된 SEED를 이용하여 S-SEED를 제조하는 과정을 나타낸 것이다.8 illustrates a process of manufacturing S-SEED by using the SEED completed by the first to fourth processes described above.

상기한 제 4 공정에서 하나의 SEED의 N형 도핑영역(4)과 다른 하나의 SEED의 P형 도핑영역(5)이 상호 인접하도록 두개의 SEED를 직렬 접속한 후 금속막을 증착시킨 후 이어서 상기한 제 5 공정을 수행함으로써 S-SEED를 간단히 제조할 수 있다.In the fourth process, two SEEDs are connected in series so that the N-type doped region 4 of one SEED and the P-type doped region 5 of the other SEED are adjacent to each other, and then a metal film is deposited. The S-SEED can be manufactured simply by performing the fifth process.

이상에서 설명한 바와같이 본 발명의 방법은 다음과 같은 장점들이 있다.As described above, the method of the present invention has the following advantages.

첫째, GaAs와 AlGaAs를 교대로 적층시켜 구성한 다중 양자우물구조에서 각 적층면에 수평한 방향으로 전계를 가하면 전도대로 여기된 여기자의 잔류시간이 아주 짧아지게 되어 수십 피코초(ps) 이하의 스위칭 속도를 갖는 고속의 광스위칭 소자를 제조할 수 있다.First, in a multi-quantum well structure constructed by alternately stacking GaAs and AlGaAs, when an electric field is applied in a horizontal direction to each stacking surface, the remaining time of the excitons excited by the conduction band becomes very short, and a switching speed of several tens of picoseconds or less is achieved. It is possible to manufacture a high speed optical switching device having a.

둘째, 적층면에 수평방향으로 전계를 형성함으로써 GaAs 양자우물 내에서 여기자의 급속한 필드 이온화(fieldionization) 때문에 여기자의 흡수피크가 급속히 감소하고 흡수곡선도 매우 완만해 진다. 그결과 낮은 공급전압에서 광스위칭 소자의 동작이 가능하게 된다.Second, by forming an electric field in the stacking plane in the horizontal direction, the absorption peak of the excitons is rapidly decreased and the absorption curve is very gentle due to the rapid field ionization of the excitons in the GaAs quantum well. As a result, it is possible to operate the optical switching element at a low supply voltage.

세째, 수평방향으로 전계를 형성하기 위하여 사용한 이온주입 도핑방법은 이온주입 영역(제 4 도의 4, 5)의 수직단면이 불순물 확산방법에 비해 훨씬 직선적이므로 전체 활성영역에서 균일한 전계를 형성할 수 있다.Third, in the ion implantation doping method used to form the electric field in the horizontal direction, since the vertical section of the ion implantation region (4, 5 in FIG. 4) is much more linear than the impurity diffusion method, a uniform electric field can be formed in the entire active region. have.

네째, 도핑영역들을 형성하기 위하여 이온주입 방법을 사용함으로써 종래의 방법에서와 같이 결정성장법을 사용하여 도핑영역들을 형성할때 보다 쉽고 간단하게 도핑영역들을 형성할 수 있다.Fourth, by using the ion implantation method to form the doped regions, the doped regions can be formed more easily and simply when forming the doped regions using the crystal growth method as in the conventional method.

다섯째, 이온주입 방법만으로도 소자의 광학적 및 전기적 고립이 가능하고 도핑영역들이 소자의 표면에 노출되어 있으므로 건식 또는 화학적 에칭방법을 사용하지 않고도 간단하게 소자를 제조할 수 있다.Fifth, since the device can be optically and electrically isolated only by the ion implantation method and the doped regions are exposed on the surface of the device, the device can be easily manufactured without using a dry or chemical etching method.

Claims (11)

GaAs 기판(1) 상에 전자빔 결정성장(MBE) 방법으로 광반사층(2)과 활성영역(3)을 순차로 성장시키는 제 1 공정과, 입사광 및 출사광의 통로를 결정하기 위하여 광학적 윈도우를 형성하고 상기 활성영역(3)내에 수평전계를 형성하기 위하여 상기 활성영역(3)에 수직한 방향으로 N형 이온 및 P형 이온을 이온주입하여 각각 N형 도핑영역(4) 및 P형 도핑영역(5)을 형성하는 제 2 공정과, 각 소자들을 전기적으로 분리시키기 위하여 상기 활성영역(3)내에 전기적 고립영역(6)을 형성하는 제 3 공정과, 상기 N형 도핑영역(4) 및 상기 P형 도핑영역(5)상에 금속막으로 전극접촉(7)을 형성하는 제 4 공정 및, 상기 광학적 윈도우의 표면반사 때문에 발생되는 반사 손실을 줄이기 위하여 무반사막(8)을 도포하는 제 5 공정을 포함하는 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.A first step of sequentially growing the light reflection layer 2 and the active region 3 on the GaAs substrate 1 by an electron beam crystal growth (MBE) method, and forming an optical window to determine a path of the incident light and the emitted light; In order to form a horizontal electric field in the active region 3, N-type and P-type ions are implanted in a direction perpendicular to the active region 3 to form an N-type doping region 4 and a P-type doping region 5, respectively. ), A third process of forming an electrically isolated region (6) in the active region (3) to electrically separate the elements, the N-type doped region (4) and the P-type A fourth process of forming an electrode contact 7 with a metal film on the doped region 5 and a fifth process of applying the antireflective film 8 to reduce reflection loss caused by surface reflection of the optical window. Horizontal field semiconductor optical switching, characterized in that How it's manufacturing. 제 1 항의 제 2 공정에 있어서, 상기 N형 도핑영역(4) 및 상기 P형 도핑영역(5)으로 각각 주입되는 상기 N형 이온 및 상기 P형 이온의 이온주입 가속에너지는 상기 N형 이온의 질량 및 상기 P형 이온의 질량에 상응하게 변화시키는 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.2. The ion implantation acceleration energy of the N-type ions and the P-type ions respectively injected into the N-type doped region 4 and the P-type doped region 5 is characterized in that A method of manufacturing a horizontal field semiconductor optical switching element, characterized in that the mass and the P-type ions are changed correspondingly. 제 2 항에 있어서, 상기 N형 이온은 Be 이온이고 상기 P형 이온은 Si 이온인 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.3. The method of claim 2, wherein the N-type ions are Be ions and the P-type ions are Si ions. 제2 또는 제 3 항에 있어서, 상기 Be 이온의 바람직한 이온주입 가속에너지는 200Kev이고, 상기 Si 이온의 바람직한 이온주입 가속에너지는 1MeV인 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.The method according to claim 2 or 3, wherein the preferable ion implantation acceleration energy of the Be ions is 200 Kev, and the preferred ion implantation acceleration energy of the Si ions is 1 MeV. 제 1 항의 제 3 공정에 있어서, 상기 전기적 고립영역(6)은 양성자 충격방법으로 형성하는 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.A method according to claim 1, wherein the electrically isolated region (6) is formed by a proton bombardment method. GaAs 기판(1)상에 전자빔 결정성장(MBE) 방법으로 광반사층(2)과 활성영역(3)을 순차로 성장시키고, 입력광 및 출력광의 통로를 결정하기 위하여 광학적 윈도우를 형성하고, 상기 활성영역(3)내에 수평전계를 형성하기 위하여 상기 활성영역(3)에 수직한 방향으로 N형 이온 및 P형 이온을 이온주입하여 각각 N형 도핑영역(4) 및 P형 도핑영역(5)을 형성하고, 각 상기 활성영역(3)내에 전기적 고립영역(6)을 형성하고 SEED를 제조하는 단계와 ; 상기 단계에서 제조된 하나의 SEED의 상기 N형 도핑영역(4)과 다른 하나의 SEED의 상기 P형 도핑영역(5)이 상호 인접하도록 두개의 SEED들을 직렬접속한 후 금속막을 증착시켜 전극접촉(7)을 형성하고, 상기 광학적 윈도우의 표면반사로 인하여 발생되는 반사손실을 줄이기 위하여 무반사막(8)을 도포하여 S-SEED를 제조하는 단계를 포함하는 것을 특징으로 하는 수평 전계 반도체 광스위칭 소자의 제조방법.The light reflection layer 2 and the active region 3 are sequentially grown on the GaAs substrate 1 by the electron beam crystal growth (MBE) method, and an optical window is formed to determine the path of the input light and the output light. In order to form a horizontal electric field in the region 3, N-type and P-type ions are implanted in a direction perpendicular to the active region 3 to form the N-type doped region 4 and the P-type doped region 5, respectively. Forming, forming an electrically isolated region (6) in each of said active regions (3) and manufacturing a SEED; After the two SEEDs are connected in series so that the N-type doped region 4 of one SEED and the P-type doped region 5 of the other SEED manufactured in the step are adjacent to each other, a metal film is deposited to form an electrode contact ( 7) forming a S-SEED by forming an anti-reflective film (8) to reduce the reflection loss caused by the surface reflection of the optical window of the horizontal field semiconductor optical switching device Manufacturing method. 제 6 항에 있어서, 상기 N형 도핑영역(4) 및 상기 P형 도핑영역(5)으로 각각 주입되는 상기 N형 이온 및 상기 P형 이온의 이온주입 가속에너지는 상기 N형 이온의 질량 및 상기 P형 이온의 질량에 상응하게 변화시키는 것을 특징으로 하는 수평전계 반도체 광스위칭 소자.7. The ion implantation acceleration energy of the N-type ions and the P-type ions respectively injected into the N-type doped region 4 and the P-type doped region 5 is characterized in that the mass of the N-type ion and the A horizontal field semiconductor optical switching element, characterized in that it is changed corresponding to the mass of P-type ions. 제 7 항에 있어서, 상기 N형 이온은 Be 이온이고 상기 P형 이온은 Si 이온인 것을 특징으로 하는 수평전계 반도체에 광스위칭소자의 제조방법.8. The method of claim 7, wherein the N-type ions are Be ions and the P-type ions are Si ions. 제7 또는 제 8 항에 있어서, 상기 Be 이온의 바람직한 이온주입 가속에너지는 200KeV이고, 상기 Si 이온의 바람직한 이온주입 가속에너지는 1MeV인 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.The method of claim 7 or 8, wherein the ion implantation acceleration energy of the Be ions is 200 KeV, and the ion implantation acceleration energy of the Si ions is 1 MeV. 제 6 항에 있어서, 상기 전기적 고립영역(6)은 양성자 충격법으로 형성하는 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.7. A method according to claim 6, wherein the electrically isolated region (6) is formed by a proton bombardment method. 제 6 항에 있어서, 상기 전극접촉(7)을 형성하기 위하여 증착하는 금속막을 Au인 것을 특징으로 하는 수평전계 반도체 광스위칭 소자의 제조방법.The method of manufacturing a horizontal field semiconductor optical switching element according to claim 6, wherein the metal film deposited for forming the electrode contact (7) is Au.
KR1019910021080A 1991-11-25 1991-11-25 Manufacturing method of optical logic device KR940007450B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910021080A KR940007450B1 (en) 1991-11-25 1991-11-25 Manufacturing method of optical logic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021080A KR940007450B1 (en) 1991-11-25 1991-11-25 Manufacturing method of optical logic device

Publications (2)

Publication Number Publication Date
KR930011280A KR930011280A (en) 1993-06-24
KR940007450B1 true KR940007450B1 (en) 1994-08-18

Family

ID=19323389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021080A KR940007450B1 (en) 1991-11-25 1991-11-25 Manufacturing method of optical logic device

Country Status (1)

Country Link
KR (1) KR940007450B1 (en)

Also Published As

Publication number Publication date
KR930011280A (en) 1993-06-24

Similar Documents

Publication Publication Date Title
KR100255689B1 (en) Semiconductor laser device and its manufacturing method
AU738427B2 (en) Surface emitting semiconductor laser
US5789768A (en) Light emitting diode having transparent conductive oxide formed on the contact layer
US6984538B2 (en) Method for quantum well intermixing using pre-annealing enhanced defects diffusion
FR2512286A1 (en) SEMICONDUCTOR LASER
JP2785167B2 (en) Multiple quantum well structure and semiconductor device using multiple quantum well structure
US5163064A (en) Laser diode array and manufacturing method thereof
US5107514A (en) Semiconductor optical element
He et al. Polarization insensitive InGaAs/InGaAsP/InP amplifiers using quantum well intermixing
JP2710171B2 (en) Surface input / output photoelectric fusion device
US6483100B1 (en) Photonic device
JPS6351557B2 (en)
US5343054A (en) Semiconductor light-detection device with recombination rates
US5216261A (en) Non-linear optical device having an improved rate for recovery
KR940007450B1 (en) Manufacturing method of optical logic device
JP2758472B2 (en) Light modulator
KR940008572B1 (en) Manufacturing method of optical switching device
JPS58225680A (en) Semiconductor laser
US5022037A (en) Semiconductor laser device
US5119388A (en) Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays
JPS6118192A (en) Semiconductor structure
JPH02260482A (en) Semiconductor laser device
Choi et al. AlGaAs/GaAs NpnP depleted optical thyristor using bottom mirror layers
JP2854634B2 (en) Light receiving device
JPH0632335B2 (en) Method for manufacturing semiconductor laser

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee