KR940006182B1

KR940006182B1 - Data detached circuit for receiving a stereophonic television broadcasting

Info

Publication number: KR940006182B1
Application number: KR1019880012275A
Authority: KR
Inventors: 박홍철
Original assignee: 주식회사 금성사; 최근선
Priority date: 1988-09-22
Filing date: 1988-09-22
Publication date: 1994-07-08
Also published as: KR900005825A

Abstract

The data separating circuit includes a data start point extractor for separating vertical and horizontal synchronizing signals and extracting a start point of a line of data in a vertical blanking interval, a synchronizing data interval extractor for extracting a synchronizing data interval, and a data separator for separating the data, thereby accurately providing stereophonic TV broadcasting.

Description

Data Separation Circuit for Stereoscopic Television Broadcasting Reception

제1(a)도 내지 제1(c)도는 본 발명 입체 텔레비전방송 수신용 데이타의 하나를 보인 예시도.1 (a) to 1 (c) are exemplary views showing one of the data for receiving stereoscopic television broadcast of the present invention.

제 2 도는 본 발명 방송 수신용 데이타 분리회로도.2 is a data separation circuit for receiving a broadcast according to the present invention.

제3(a)도 내지 제3(i)도는 제 2 도의 각부 파형도.3 (a) to 3 (i) are each waveform diagrams of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 10 : 아날로그스위치 2 : 샘플/호올드1, 10: Analog switch 2: Sample / Old

3, 4 : 쉬프트레지스터 5, 8, 16 : 비교기3, 4: shift registers 5, 8, 16: comparators

6 : 저역필터 7, 12, 21 : 플립플롭6: low pass filter 7, 12, 21: flip-flop

9, 17 : 카운터 11 : 발진기9, 17: counter 11: oscillator

13 : 앤드게이트 14, 18 : 다이오드13: AND gate 14, 18: diode

15, 19 : 미분기 20 : 동기분리기15, 19: Differentiator 20: Synchronous separator

30 : 데이타 시작점 추출부 40 : 동기 데이타구간 추출부30: data start point extractor 40: synchronous data section extractor

50 : 데이타 분리부50: data separator

본 발명은 입체 텔레비젼방송방식에 있어서, 입체방송을 수신하는 입체 텔레비젼회로에 필요한 데이타의 분리회로에 관한 것으로, 특히 입체방송의 영상신호와 함께 송신되는 입체방송용 데이타가 수직 귀선기간에 송신될 경우 이를 분리하도록 한 입체 텔레비젼방송 수신용 데이타 분리회로에 관한 것이다.The present invention relates to a separation circuit of data required for a stereoscopic television circuit for receiving stereoscopic broadcasts, particularly when stereoscopic broadcasting data transmitted together with a stereoscopic video signal is transmitted in a vertical blanking period. A data separating circuit for receiving stereoscopic television broadcasting is provided.

일반적으로 입체방송에 있어서는 좌측영상과 우측영상의 2종류 영상신호를 송, 수신하는 것이 필요하다. 이를 위하여 텔레비젼 방송국에서는 2종류의 고주파신호(RF)를 2채널을 통해 각각 송신하여야 한다.In general, in stereoscopic broadcasting, it is necessary to transmit and receive two kinds of video signals, a left video and a right video. To this end, television broadcast stations must transmit two kinds of high frequency signals (RF) through two channels, respectively.

이때 그중 한 채널에서 송신되고 있는 영상신호가 입체방송인지의 요부와 좌측, 우측영상신호인지를 텔레비젼 수상기에 통보하여야 하고, 또 하나의 영상신호가 어느 채널로 송신되고 있는지를 통보하여야 한다.At this time, it is necessary to notify the television receiver whether the video signal being transmitted in one channel is stereoscopic broadcast, and whether the video signal is being transmitted to the television receiver and to which channel another video signal is being transmitted.

이와같은 텔레비젼 수상기에 알려주어야 할 정보데이타들은 영상신호의 수직 귀선기간중에 디지탈신호로서 송신하고, 텔레비젼 수상기에서는 그 정보데이타들을 수신한 후 그 정보데이타에 적합한 동작을 수행하여야 하는 것이다.The information data to be informed to such a television receiver is transmitted as a digital signal during the vertical retrace period of the video signal, and the television receiver must receive the information data and then perform an operation suitable for the information data.

본 발명은 이와같은 점을 감안하여, 입체방송용 데이타가 수직 귀선기간중에 송신될 경우 이를 분리하도록 한 입체 텔레비젼 방송 수신용 데이타 분리회로를 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.In view of the above, the present invention has been made of a data separation circuit for receiving stereoscopic television broadcasting, which separates stereoscopic broadcasting data when it is transmitted during the vertical blanking period, which will be described in detail with reference to the accompanying drawings. .

제1(a)도 내지 제1(c)도는 본 발명 입체 텔레비젼 방송 수신용 데이타의 하나를 보인 예시도로서, 이에 도시한 바와같이 제1(a)도는 복합영상신호중 21H로 되는 수직귀선소거기간, 제1(b)도는 수직동기신호, 제1(c)도는 상기 21H중 12번째의 상세도를 나타낸 것이다.1 (a) to 1 (c) are exemplary views showing one of the data for receiving stereoscopic television broadcasting according to the present invention. As shown therein, the first (a) is a vertical blanking period of 21H in a composite video signal. 1 (b) shows the vertical synchronization signal, and FIG. 1 (c) shows the 12th detailed view of the 21H.

제 2 도는 본 발명 방송수신 데이타 분리회로도로서 이에 도시한 바와같이, 복합영상신호로부터 동기신호를 분리하는 동기분리기(20)의 수직동기신호가 미분기(19), 정류용 다이오드(18)를 통해 카운터(17)에 리세트신호로 인가되게 하고, 상기 동기분리기(20)의 수평동기신호가 카운터(17)를 통해 계수된 후 비교기(16)에 인가되어 설정된 데이타(Digital Line Data : DLN)와 비교되게 하고, 상기 동기분리기(20)의 수평동기신호가 미분기(15), 정류용 다이오드(14)를 통과한 후 상기 비교기(16)의 출력신호에 의해 클럭제어를 받는 플립플롭(21)의 출력신호와 함께 앰드게이트(13)를 통해 플립플롭(12)을 구동하여, 데이타 시작점을 추출하게 한 데이타 시작점 추출부(30)와, 상기한 데이타 시작점 추출부(30)의 출력이 아날로그스위치(10)를 구동함에 따라 발진기(11)의 출력이 카운터(9)에 인가되어 계수되게 하고, 이 카운터(9)의 출력신호가 비교기(8)에 인가되어 설정된 동기데이타(SDI)구간(10μsec)과 비교된 후 플립플롭(7)을 구동하여, 동기데이타 구간을 추출하게 한 동기데이타 추출부(40)와, 상기 발진기(11)의 출력이 샘플/호울드(2), 쉬프트레지스터(3)에 클럭으로 공급되게 하고, 상기한 동기 데이타구간 추출부(40)의 출력이 아날로그스위치(1)를 구동함에 따라 복합영상신호가 그 아날로그스위치(1) 및 샘플/호울드(2)를 통해 쉬프레지스터(3)에 인가된 후 단자(DO₁)의 데이타동기신호(DS)를 비교기(5)의 설정된 데이타동기신호(DSI)와 비교하여, 쉬프트레지스터(4)에 클럭을 공급함과 아울러 상기한 플립플롭(7)(12), 카운터(9)를 리세트하게 하며, 쉬프트레지스터(3)의 단자(DO₂~DO₄)의 스테레오입체인식신호(SD), 좌, 우비데오영상신호(L/R), 채널인식신호(CD)가 쉬프트레지스터(4)에 인가될 후 지역필터(6)를 통해 분리되게 한 데이타 분리부(50)로 구성한 것으로, 상기 설명한 플립플롭(7)(12)은 그의 입력단(T)에 5V 전원이 인가되게 구성한 것으로, 쉬프트레지스터(3)(4)는 1차원, 2차원 레지스터이다.2 is a schematic diagram of a broadcast receiving data separation circuit of the present invention, in which a vertical synchronization signal of a synchronization separator 20 that separates a synchronization signal from a composite video signal is countered through a differentiator 19 and a rectifying diode 18. (17) is applied as a reset signal, the horizontal synchronous signal of the synchronous separator 20 is counted through the counter 17, and then applied to the comparator 16 and compared with the set data (Digital Line Data: DLN). The output of the flip-flop 21 which is clocked by the output signal of the comparator 16 after the horizontal synchronous signal of the synchronous separator 20 passes through the differentiator 15 and the rectifier diode 14. The data start point extractor 30, which drives the flip-flop 12 through the amp gate 13 with the signal, extracts the data start point, and the output of the data start point extractor 30 is an analog switch 10. ), The output of the oscillator 11 The counter 9 is applied to the counter 9 to be counted, and the output signal of the counter 9 is applied to the comparator 8 and compared with the set synchronization data (SDI) section (10 µsec) to drive the flip-flop 7. The synchronization data extractor 40 and the output of the oscillator 11 are supplied to the sample / holder 2 and the shift register 3 as clocks to extract the synchronization data section, and the synchronization data section is extracted. As the output of the unit 40 drives the analog switch 1, the composite image signal is applied to the shift register 3 through the analog switch 1 and the sample / holder 2, and then the terminal DO ₁ . Compares the data synchronization signal DS with the set data synchronization signal DS of the comparator 5, supplies a clock to the shift register 4, and also flips the flip-flops 7, 12, and counter 9 described above. The stereo stereo recognition signal SD of the terminals DO ₂ to DO ₄ of the shift register 3, the left and right video signals (L / R) and the channel recognition signal (CD) is applied to the shift register (4), and is composed of a data separation unit 50 separated by the local filter (6), the flip-flop 7 ( 12 is configured such that a 5V power supply is applied to the input terminal T thereof, and the shift registers 3 and 4 are one-dimensional and two-dimensional registers.

제3(a)도 내지 제3(i)도는 제 2 도의 각부 파형도이다.3 (a) to 3 (i) are each waveform diagrams of FIG.

이와같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above are as follows.

입체영상용 데이타에는 현재 송신중인 방송의 입체 방송여부를 알려주는 스테레오데이타(SD), 영상신호의 좌, 우측비데오영상신호의 판별데이타(L/R), 다른 영상신호의 채널인식데이타(CD), 「이제부터 나오는 신호는 입체영상신호다」라고 하는 사인을 주는 데이타(DS)가 있다.The stereoscopic data includes stereo data (SD) indicating whether or not stereo broadcasting is being transmitted, discrimination data (L / R) of the left and right video signals of the video signal, and channel recognition data (CD) of other video signals. There is data (DS) giving a sign that "the signal from now on is a stereoscopic image signal".

이 데이타들은 제1(a)도에 도시한 바와같이 21H로 되는 수직귀선소거기간 중에서 12번째의 라인(12H)속에 송신된다고 하면, 이 경우 데이타라인은 제1(b)도에 도시한 바와같은 수직동기신호의 시작점으로부터 9H 이후의 라인에 포함된다.If these data are transmitted in the 12th line 12H during the vertical blanking period of 21H as shown in Fig. 1 (a), in this case, the data line is as shown in Fig. 1 (b). It is included in the line after 9H from the start of the vertical synchronization signal.

또한 1H라인 속에 속해 있는 데이타는 제1(c)도에 도시한 바와같이, 데이타라인, 수평동기신호와의 시간을 10μsec라 가정하면, 10μsec되는 동기 데이타구간 후에 데이타(DS)(SD)(L/R)(CD)가 실리게 된다.In addition, as shown in Fig. 1 (c), the data belonging to the 1H line are assumed to be 10 µsec with the data line and the horizontal synchronization signal. / R) (CD) will be loaded.

이와같은 입체방송용 데이타를 분리하는 동작을 설명하면 다음과 같다.The operation of separating such stereoscopic broadcasting data is as follows.

동기분리기(20)는 복합영상신호로부터 제3(a)도에 도시한 바와같은 수직동기신호 및 제3(b)도에 도시한 바와같은 수평동기신호를 분리하여 출력하는데, 상기 제 3 (a)도에 도시한 바와같은 수직동기신호는 미분기(19)를 통해 미분되고, 다이오드(18)를 통해 정류됨에 따라 제 3 (d)도에 도시한 바와같은 펄스가 발생되어 카운터(17)를 리세트시키고, 이후 상기 동기분리기(20)로부터의 제 3 (b)도에 도시한 바와같은 수평동기신호를 그 카운터(17)에서 계수하게 된다.The synchronous separator 20 separates and outputs the vertical synchronous signal as shown in FIG. 3 (a) and the horizontal synchronous signal as shown in FIG. 3 (b) from the composite video signal. The vertical synchronous signal as shown in Fig. 8 is differentiated through the differentiator 19, and rectified through the diode 18, so that a pulse as shown in Fig. 3d is generated to return the counter 17. After that, the horizontal synchronization signal as shown in FIG. 3 (b) from the synchronous separator 20 is counted by the counter 17. FIG.

이와 동시에 상기 제 3 (b)도에 도시한 바와같은 수평동기신호는 미분기(15)를 통해 미분되고 다이오드(14)를 통해 정류됨에 따라 제 3 (d)도에 도시한 바와같은 펄스가 발생되어 앤드게이트(13)의 일측에 입력된다.At the same time, the horizontal synchronous signal as shown in FIG. 3 (b) is differentiated through the differentiator 15 and rectified through the diode 14 to generate a pulse as shown in FIG. 3 (d). It is input to one side of the AND gate 13.

이때 계수된 카운터(17)의 출력이 8로 설정한 디지탈데이타(DLN)와 같게 되면, 비교기(16)에서 고전위 신호가 출력되므로 플립플롭(21)이 클럭동작되고, 이에 따라 그 플립플롭(21)에서 제 3 (e)도에 도시한 바와같이 소정폭의 고전위신호가 출력되어 앤드게이트(13)의 타측 입력단자에 인가된다. 따라서, 이때 미분기(15) 및 다이오드(14)를 통해 제 3 (c)도와같이 출력되는 수평동기신호가 그 앤드게이트(13)를 통해 제 3 (f)도와같이 출력되어 플립플롭(12)에 클럭신호로 인가되고, 이에따라 그 플립플롭(12)이 그 수평동기신호에 의해 클럭동작되어 제 3 (g)도외같이 고전위신호가 출려된다.At this time, when the output of the counted counter 17 is equal to the digital data DLN set to 8, since the high potential signal is output from the comparator 16, the flip-flop 21 is clocked, and thus the flip-flop ( 21, a high potential signal of a predetermined width is output and applied to the other input terminal of the AND gate 13 as shown in FIG. Accordingly, at this time, the horizontal synchronous signal output through the differentiator 15 and the diode 14 as shown in the third (c) diagram is output through the end gate 13 as shown in the third (f) diagram to the flip-flop 12. The flip-flop 12 is clocked by the horizontal synchronizing signal so that a high potential signal is output as well as the third (g).

이와같이 플립플롭(12)에서 고전위신호가 출력됨에 따라 아날로그스위치(10)가 도통되어, 발진기(11)의 출력신호가 그 아날로그스위치(10)를 통해 카운터(9)에 인가되므로, 카운터(9)에서 그를 계수하여 비교기(8)에 인가하게 된다. 이때 카운터(9)의 계수신호가 설정된 데이타(SDI=10μsec)와 같게 되면, 비교기(8)로부터 제 3 (h)도에 도시한 바와같은 펄스가 발생되어 플립플롭(7)에 클럭신호로 공급되고, 이에따라 그 플립플롭(7)에서 제 3 (i)도에 도시한 바와같이 고전위신호가 출력되어 아날로그스위치(1)를 도통시킴으로써 제 1 (c)도에 도시한 바와같이 10μsec의 동기 데이타구간이 추출된다.As the high potential signal is output from the flip-flop 12 as described above, the analog switch 10 is turned on, so that the output signal of the oscillator 11 is applied to the counter 9 through the analog switch 10, so that the counter 9 ) And counts them to the comparator 8. At this time, when the count signal of the counter 9 is equal to the set data (SDI = 10 mu sec), a pulse as shown in FIG. 3 (h) is generated from the comparator 8 and supplied to the flip-flop 7 as a clock signal. As a result, a high-potential signal is output from the flip-flop 7 as shown in FIG. 3 (i) to conduct the analog switch 1, thereby synchronizing data of 10 mu sec as shown in FIG. The interval is extracted.

또한, 상기 발진기(11)의 출력신호는 샘플/호올드(2) 및 1차원의 쉬프트레지스터(3)에 클럭신호로 공급되고, 이에 따라 상기 도통된 아날로그스위치(1)를 통과한 복합영상신호가 샘플/호올드(2)를 통해 샘플/호올드되어 1차원의 쉬프트레지스터(3)에 인가된 후 쉬프트되어 출력된다.In addition, the output signal of the oscillator 11 is supplied as a clock signal to the sample / hoold 2 and the one-dimensional shift register 3, and accordingly the composite video signal passed through the conductive analog switch 1 Is sampled / olded through the sample / hoold 2, applied to the one-dimensional shift register 3, and then shifted and output.

이때 쉬프트레지스터(3)의 단자(DO₁)로부터의 출력인 데이타동기신호(DS)가 설정된 데이타동기신호(DSI)와 같게 되면, 비교기(5)에서 고전위신호가 출력되어 2차원의 쉬프트레지스터(3)에 클럭신호로 공급됨과 아울러 플립플롭(7)(12) 및 카운터(9)를 리세트시킴으로서 카운터(9) 및 플립플롭(7)(12)이 초기화 상태로 된다.At this time, when the data synchronization signal DS, which is the output from the terminal DO ₁ of the shift register 3, becomes the same as the set data synchronization signal DS, the high potential signal is output from the comparator 5 so that the two-dimensional shift register is output. The counter 9 and the flip flops 7 and 12 are initialized by supplying the clock signal to (3) and resetting the flip flops 7 and 12 and the counter 9.

이와 동시에 쉬프트레지스터(3)의 단자(DO₂~DO₄)로부터의 출력인 스테레오입체인식신호(SD), 좌/우비데오영상신호(L/R) 및 채널인식신호(CD)가 쉬프트레지스터(4)에서 쉬프트된 후 저역필터(6)를 통과함으로써 제 1 (c)도에 도시한 바와같은 스테레오입체인식신호(SD), 좌/우비데오영상신호(L/R) 및 채널인식신호(CD)가 분리 출력된다.At the same time, the stereo stereo recognition signal SD, the left / right video image signal L / R, and the channel recognition signal CD, which are outputs from the terminals DO ₂ to DO ₄ of the shift register 3, are shift registers (S). After shifting in 4) and passing through the low pass filter 6, the stereo stereo identification signal SD, the left / right video image signal L / R and the channel recognition signal CD as shown in FIG. ) Is output separately.

이상에서 상세히 설명한 바와같이 본 발명은 수직귀선기간에 포함된 입체 텔레비젼방송의 데이타가 분리되므로 입체 텔레비젼의 수상기의 입체수신기능이 정확하게 제공될 수 있는 효과가 있다.As described in detail above, the present invention has the effect that the stereoscopic reception function of the receiver of the stereoscopic television can be accurately provided since the data of the stereoscopic television broadcast included in the vertical retrace period is separated.

Claims

After receiving the composite video signal from the sync separator 20, the horizontal and vertical sync signals are separated, and then compared with the digital data DLN set in the comparator 16. A data start point extraction unit 30 for extracting the start point of the CD line and a section set by the comparator 8 according to the output of the data start point extraction unit 30 to extract a synchronous data section. The data SD (L / R) (CD) is compared with the data DS set by the comparator 5 in the synchronous data section extracting section 40 and the synchronous data section of the synchronous data section extracting section 40. A data separation circuit for receiving stereoscopic television broadcasts, comprising: a data separation unit (50) separated from each other.

2. The data start point extractor (30) according to claim 1, wherein the vertical start signal of the sync separator (20) is applied as a reset signal to the counter (17) through the differentiator (19) and the diode (18). The horizontal synchronous signal of the separator 20 is counted through the counter 17 to be compared with the digital data DLN set by the comparator 16, and after the horizontal synchronous signal is passed through the differentiator 15 and the diode 14, 3D television, characterized in that the output signal of the flip-flop 21, which is controlled by the output signal of the comparator 16, and the output signal of the flip-flop 21 is logically combined and applied to the flip-flop 12 as a clock signal. Data separation circuit for broadcast reception.

The synchronous data section extractor 40 drives the analog switch 10 to the output of the data start point extractor 30 so that the output of the oscillator 1 is countered through the analog switch 10. Number of stereoscopic television broadcasts, characterized in that the signal is applied to (9) and counted, and the output signal of the counter (9) is compared with the interval data set by the comparator (8) and then applied as a clock signal to the flip-flop (7). Credit Data Separation Circuit.

The data separating unit 50 allows the output signal of the oscillator 11 to be supplied as a clock signal to the sample / hoold 2 and the shift register 3. As the analog switch 1 is driven by the output of the synchronous data section extraction unit 40, a composite video signal is applied to the shift register 3 through the analog switch 1 and the sample / hoold 2. The output DS of the shift register 3 is compared with the data synchronization signal set by the comparator 5 and supplied to the shift register 3 as a clock signal, and the flip-flop 7 and 12 and the counter. (9) is applied as a reset signal, and the output (C / D) (L / R) (SD) of the shift register (3) is shifted in the shift register (4) and then the low pass filter (6) is Data separation circuit for receiving a stereoscopic television broadcast, characterized in that configured to separate through.