KR940005073Y1 - Overload protecting circuit of vertical defletion device - Google Patents
Overload protecting circuit of vertical defletion device Download PDFInfo
- Publication number
- KR940005073Y1 KR940005073Y1 KR2019910024314U KR910024314U KR940005073Y1 KR 940005073 Y1 KR940005073 Y1 KR 940005073Y1 KR 2019910024314 U KR2019910024314 U KR 2019910024314U KR 910024314 U KR910024314 U KR 910024314U KR 940005073 Y1 KR940005073 Y1 KR 940005073Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- vertical
- polarity
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 수직 사이즈 조정 회로도.1 is a conventional vertical size adjustment circuit diagram.
제2도는 제1도에 따른 편향 전류의 파형도.2 is a waveform diagram of a deflection current according to FIG.
제3도는 본 고안의 수직 사이즈 조정 회로도.3 is a vertical size adjustment circuit diagram of the present invention.
제4도는 제3도에 따른 각 모드의 편향 전류 파형도.4 is a deflection current waveform diagram of each mode according to FIG. 3;
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 제1극성 판별부 2 : 제2극성 판별부1: first polarity discriminating unit 2: second polarity discriminating unit
3 : D/A 콘버터 4 : V/I 콘버터3: D / A converter 4: V / I converter
5 : 수직편향 IC 6 : 신호입력여부감지회로5: vertical deflection IC 6: signal input detection circuit
본 고안은 모니터에 신호가 입력되지 않을 경우 수직 편향부에 과도하게 발생하는 부하를 방지할 수 있는 모니터의 신호 무입력시 수직 편향부 과부하 방지회로에 관한 것이다.The present invention relates to a vertical deflection overload protection circuit when no signal is input to the monitor, which can prevent an excessive load occurring in the vertical deflection part when a signal is not input to the monitor.
종래의 수직 사이즈 조정회로는 제1도에 도시된 바와같이 입력되는 수직 동기 신호의 극성을 판별하는 익스쿠르시브 오아게이트(G1), 저항(R1)(R3)(R17), 콘덴서(C1)로 된 제1극성판별부(1)와, 입력되는 수평동기신호의 극성을 판별하는 익스쿠르시브 오아게이트(G2), 저항(R2)(R3)(R18), 콘덴서(C2)로 된 제2극성판별부(2)와, 상기 제1, 2극성 판별부(1)(2)의 디지탈 출력신호를 아날로그 신호로 변환시키는 트랜지스터(Q1)(Q2), 저항(R5~R12), 다이오드(D1)(D2), 가변저항(VR1)(VR2)으로 된 D/A콘버터(3)와, 상기 D/A콘버터(3)의 출력전압을 전류로 변환시켜 수직편향 IC(5)로 보내는 트랜지스터(Q3), 저항(R13)(R14), 콘덴서(C3)로 된 V/I콘버터(4)를 포함하여서 구성된다.The conventional vertical size adjustment circuit has an exclusive oragate G 1 , a resistor R 1 , R 3 , R 17 , and a capacitor for determining the polarity of the vertical synchronization signal input as shown in FIG. 1. A first polarity discriminating part ( 1 ) consisting of (C 1 ), an exclusive oar gate (G 2 ), a resistor (R 2 ), (R 3 ), (R 18 ), for discriminating the polarity of the input horizontal synchronization signal, A second polarity discriminating unit 2 made of a condenser C 2 and a transistor Q 1 (Q 2 ) for converting the digital output signals of the first and second polarity discriminating units 1 and 2 into analog signals. Of the D / A converter (3) of the resistors (R 5 to R 12 ), the diode (D 1 ) (D 2 ), the variable resistor (VR 1 ) (VR 2 ), and the D / A converter (3) It includes a transistor (Q 3 ), a resistor (R 13 ) (R 14 ), a capacitor (C 3 ), a V / I converter (4) which converts the output voltage into a current and sends it to the vertical deflection IC (5). .
이와같이 구성된 종래의 회로에 있어서는 입력되는 동기신호의 극성에 따라 세가지 모우드가 결정되는데 모우드 1의 경우 수평동기신호는 정극성이고, 수직동기신호는 부극성이다.In the conventional circuit configured as described above, three modes are determined according to the polarity of the input synchronization signal. In the case of mode 1, the horizontal synchronization signal is positive and the vertical synchronization signal is negative.
그리고 모우드 2의 경우 수평동기신호는 부극성이고, 수직동기신호는 정극성이며, 모우드 3의 경우 수평동기신호와 수직동기신호는 모두 부극성이다.In the case of mode 2, the horizontal synchronization signal is negative, the vertical synchronization signal is the positive polarity, and in the mode 3, the horizontal synchronization signal and the vertical synchronization signal are both negative.
통상, 화면의 수직 사이즈는 전류(Ic)의 크기에 비례하여 결정되는데 현재의 VGA(Video Graphics Adapter)의 성격상 Ic(모우드1)〉Ic(모우드2)〉Ic(모우드3)로 구성되어야 모니터의 화면 수직 크기가 올바로 나타난다.Normally, the vertical size of the screen is determined in proportion to the size of the current (Ic), which must be composed of Ic (mode 1)> Ic (mode 2)> Ic (mode 3) due to the nature of the current video graphics adapter (VGA). The vertical size of the screen appears correctly.
만일 수직동기신호가 입력되면 저항(R1)과 콘덴서(C1)로 된 적분회로에 의해 콘덴서의 양단 전압은 입력신호가 정극성의 경우 로우, 부극성의 경우 하이로 되어 익스쿠르시브 오아게이트(G1)를 통해 반전된 후 A전에 디지탈 전압으로 나타난다.If the vertical synchronous signal is input, the voltage across both capacitors of the capacitor is low when the positive signal is positive and high when the negative signal is negative due to the integrating circuit consisting of the resistor R 1 and the capacitor C 1 . After inverting through G 1 ), it appears as digital voltage before A.
또한, 수평동기신호의 극성을 판별하는 제2극성 판별부(2)의 동작 원리도 상기 제1극성판별부(1)와 같으며, 상기 모우드 1과 모우드 2를 각각 화면에 디스플레이시 화면에 나타나는 수직사이즈가 동일하게 되도록 저항(R8)(R9)값을 적절히 설정해야 한다.In addition, the operation principle of the second polarity determining unit 2 for determining the polarity of the horizontal synchronization signal is the same as that of the first polarity discriminating unit 1, and when the mode 1 and the mode 2 are displayed on the screen, The resistors R 8 and R 9 must be set appropriately so that the vertical size is the same.
또한, 상기 제1, 2극성 판별부(1)(2)에 의한 출력은 D/A콘버터(3)의 다이오드(D1)(D2)를 통하게 되는데 모우드 1의 경우 다이오드(D2)에 역방향으로 전압이 걸리고 모우드 2의 경우 다이오드(D1)에 역방향으로 전압이 걸리며 모우드 3의 경우 다이오드(D1)(D2)에 모두 역방향 전압이 걸리게 된다.In addition, the output of the first and second polarity discrimination unit (1) (2) passes through the diode (D 1 ) (D 2 ) of the D / A converter (3), in the case of the mode 1 to the diode (D 2 ) The voltage is applied in the reverse direction, and in the case of the mode 2, the diode D 1 is applied in the reverse direction, and in the case of the mode 3, the diode D 1 and the D 2 are all applied in the reverse voltage.
한편, 무신호 입력의 경우는 다이오드(D1)(D2)에 모두 순방향 전압이 걸리게 된다.On the other hand, in the case of no signal input, both the diodes D 1 and D 2 are subjected to the forward voltage.
그러나, 상기와 같은 종래기술에 있어서는 무신호 입력시 수직사이즈가 가장 크도록 구성되어 있다.However, in the prior art as described above, the vertical size at the time of no signal input is configured to be the largest.
즉, 무신호 입력시 제2도와 같이 편향 전류의 기울기가 가장 크고 주파수가 50HZ이하로 가장 낮으므로 전류량이 커져 수직편향코일(L1) 및 수직편향IC(5)에 과도한 열이 발생하여 신뢰성을 저하시키게 된다.That is, since the slope of the deflection current is the largest and the frequency is the lowest below 50HZ as shown in FIG. 2 at the time of no signal input, the amount of current is increased so that excessive heat is generated in the vertical deflection coil L 1 and the vertical deflection IC 5, thereby improving reliability. Is degraded.
특히, 심할 경우 과도한 전류에 의해 수직편향코일(L1)의 페라이트 코아를 포화시켜 수직편향특성의 찌그러짐을 발생시키게 되는 결점이 있다.In particular, there is a drawback that the severe deflection of the vertical deflection characteristics by saturating the ferrite core of the vertical deflection coil (L 1 ) by excessive current.
본 고안은 이와같은 종래의 결점을 해결하기 위하여 안출한 것으로 모니터에 신호가 인가되지 않을 경우 수직편향부에 과도하게 발생하는 부하를 방지할 수 있는 회로를 제공하는데 그 목적이 있다.The object of the present invention is to provide a circuit capable of preventing an excessive load occurring in the vertical deflection portion when a signal is not applied to the monitor.
이와같은 목적을 달성하기 위한 본 고안은 수직, 수평 동기신호 입력단의 극성판별부와 D/A콘버터부 사이에 신호입력여부 감지회로를 삽입시켜 구성함을 특징으로 한다.The present invention for achieving the above object is characterized in that the signal input detection circuit is inserted between the polarity discrimination unit and the D / A converter unit of the vertical, horizontal synchronization signal input terminal.
이하에서 본 고안의 실시예를 첨부된 도면 제3도와 제4도에 의하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4 of the accompanying drawings.
제1, 2극성판별부(1)(2)와 D/A콘버터(3) 및 V/I콘버터(4)로 이루어진 기존의 수직 사이즈 조정회로에 있어서, 제1, 2극성판별부(1)(2)와 D/A콘버터(3)사이에 수평, 수직 신호의 입력여부를 감지하여 신호입력이 없을 경우 제1, 2극성 판별부(1)(2)의 출력을 로우레벨로 만드는 익스쿠르시브 오아게이트(G3), 트랜지스터(Q4), 다이오드(D3~D6), 저항(R15)(R16), 콘덴서(C4)로 된 신호여부 감지회로(6)를 구비하여서 이루어진 것이다.In the conventional vertical size adjusting circuit composed of the first and second polar discriminating units (1) (2), the D / A converter (3) and the V / I converter (4), the first and second polar discriminating units (1). Excursion to detect the input of horizontal and vertical signal between (2) and D / A converter (3) and to make output of first and second polarity discriminator (1) (2) low level when there is no signal input A signal presence detecting circuit 6 including a sheave o gate (G 3 ), a transistor (Q 4 ), a diode (D 3 to D 6 ), a resistor (R 15 ) (R 16 ), and a capacitor (C 4 ) It is done.
이와같이 구성된 본 고안은 먼저 신호입력여부 감지회로(6)의 익스쿠르시브 오아게이트(G3)의 출력은 제1, 2극성판별부(1)(2)를 통해 입력되는 동기신호의 극성에 관계없이 부극성이 되며 이 부극성의 출력은 다이오드(D5)와 콘덴서(C4)를 거치면서 정류 전압이 된다.According to the present invention configured as described above, the output of the exclusive oar gate G 3 of the signal input detection circuit 6 is related to the polarity of the synchronization signal input through the first and second polar discrimination units 1 and 2. Negative polarity becomes negative, and this negative output becomes rectified voltage through diode (D 5 ) and capacitor (C 4 ).
이러한 정류전압, 즉 트랜지스터(Q4)의 베이스에 인가되는 전압은 신호가 입력될 경우 로우가 되고 신호가 입력되지 않을 경우 하이가 된다.The rectified voltage, that is, the voltage applied to the base of the transistor Q 4 , becomes low when a signal is input and becomes high when no signal is input.
따라서, 트랜지스터(Q4)를 통하여 반전된 레벨은 신호가 입력될 경우 하이가 되어 다이오드(D3)(D4)가 오프되므로 제1, 2극성판별부(1)(2)의 출력이 그대로 D/A콘버터(3)와 V/I콘버터(4)가 수직편향IC(5)로 전달된다.Therefore, the level inverted through the transistor Q 4 becomes high when a signal is input and the diode D 3 (D 4 ) is turned off, so that the outputs of the first and second polar discriminating units 1 and 2 remain unchanged. The D / A converter 3 and the V / I converter 4 are transferred to the vertical deflection IC 5.
그러나, 신호가 입력되지 않을 경우 트랜지스터(Q4)를 통하여 반전된 레벨은 로우가 되어 다이오드(D3)(D4)가 온되므로 제1, 2극성판별부(1)(2)의 출력은 수평동기신호와 수직동기신호가 모두 부극성인 모우드3 상태가 된다.However, when no signal is input, the level inverted through the transistor Q 4 becomes low so that the diodes D 3 and D 4 are turned on, so that the outputs of the first and second polar discriminating units 1 and 2 are Both the horizontal synchronizing signal and the vertical synchronizing signal are in negative mode.
이상에서 설명한 바와같은 본 고안은 무신호 입력시 편향전류의 기울기가 제4도에서와 같이 작아지고, 또한 신호입력여부 감지회로(6)에 의해 신호가 입력되지 않고 있음이 감지되어 D/A콘버터(3)의 다이오드(D1)(D2)에 모두 역방향 전압이 걸리게 되므로 수직편향IC(5)에 발생하는 열을 감소시킬 수 있으며, 편향코일(L1)에 과도한 전류가 흘러 발생하는 편향 왜곡을 개선시킬 수 있어 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, in the present invention, the slope of the deflection current at the time of no signal input becomes small as shown in FIG. 4, and the D / A converter is detected by the signal input detection circuit 6 not being input. Since the diodes D 1 and D 2 in ( 3 ) are all subjected to reverse voltage, heat generated in the vertical deflection IC 5 can be reduced, and deflection generated by excessive current flow through the deflection coil L 1 . Since the distortion can be improved, the reliability of the product can be improved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910024314U KR940005073Y1 (en) | 1991-12-27 | 1991-12-27 | Overload protecting circuit of vertical defletion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910024314U KR940005073Y1 (en) | 1991-12-27 | 1991-12-27 | Overload protecting circuit of vertical defletion device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930016978U KR930016978U (en) | 1993-07-29 |
| KR940005073Y1 true KR940005073Y1 (en) | 1994-07-27 |
Family
ID=19325978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910024314U KR940005073Y1 (en) | 1991-12-27 | 1991-12-27 | Overload protecting circuit of vertical defletion device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005073Y1 (en) |
-
1991
- 1991-12-27 KR KR2019910024314U patent/KR940005073Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930016978U (en) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291545A (en) | Apparatus and method for determining the state of a telephone line | |
| US5856902A (en) | Earth leakage breaker | |
| US3611162A (en) | Apparatus for detecting abnormal conditions of ac sources | |
| US5375032A (en) | Trip control device for circuit breaker | |
| MY118039A (en) | Circuit for automatic detection of letter box pictures in tv-receivers | |
| US5548207A (en) | Missing phase detector | |
| KR940005073Y1 (en) | Overload protecting circuit of vertical defletion device | |
| KR860002195A (en) | Cathode ray tube display | |
| US4184053A (en) | Ringing signal detector | |
| KR850000867A (en) | Color tv receiver | |
| US4682087A (en) | Apparatus for controlling amplitude of vertical deflection signal | |
| US4308502A (en) | Threshold detection | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| KR0175973B1 (en) | Method and apparatus for providing a video synchronising signal of a predetermined polarity | |
| JPS63151144A (en) | Incoming call detector | |
| CA1093204A (en) | Vir signal detector for a color television receiver | |
| KR960012593B1 (en) | Circuit for automatically converting chrominance demodulator according to a broadcasting method | |
| KR890004241Y1 (en) | Power voltage level detecting apparatus | |
| US3805088A (en) | Power supply circuit | |
| JP2969129B2 (en) | DC component regeneration circuit | |
| US3920891A (en) | Peak detector and sample and hold circuit | |
| KR200156525Y1 (en) | An apparatus for controlling a brightness of a monitor | |
| US5982451A (en) | Video signal level detector | |
| KR930003981Y1 (en) | Automatic controller of signal level in vtr | |
| CA2013532C (en) | Synchronizing signal separating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19981216 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |