KR930003981Y1 - Automatic controller of signal level in vtr - Google Patents
Automatic controller of signal level in vtr Download PDFInfo
- Publication number
- KR930003981Y1 KR930003981Y1 KR2019880021290U KR880021290U KR930003981Y1 KR 930003981 Y1 KR930003981 Y1 KR 930003981Y1 KR 2019880021290 U KR2019880021290 U KR 2019880021290U KR 880021290 U KR880021290 U KR 880021290U KR 930003981 Y1 KR930003981 Y1 KR 930003981Y1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- osd
- signal level
- video signal
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 회로의 블록다이어그램.1 is a block diagram of a circuit according to the present invention.
제2도는 본 고안에 따른 회로의 구체적인 일실시예.2 is a specific embodiment of a circuit according to the present invention.
제3도는 본 고안에 따른 회로의 각부입력 파형도.3 is an input waveform diagram of each part of the circuit according to the present invention.
제4도는 제2도의 각부 출력상태도.4 is an output state diagram of each part of FIG.
제5도는 종래 연상기록재생기에서의 OSD 신호 출력도.5 is an OSD signal output diagram of a conventional associative recorder.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
M1: 영상신호 레벨 검출부 M2: OSD 신호레벨 제어부M 1 : Image signal level detector M 2 : OSD signal level controller
R1-R14: 저항 Q1: 버퍼R 1 -R 14 : Resistor Q 1 : Buffer
Q2, Q3: 스위칭 소자 C1: 콘덴서Q 2 , Q 3 : switching element C 1 : condenser
OP1, OP2: 비교기 OP3: 증포기OP 1 , OP 2 : Comparator OP 3 : Expander
본 고안은 영상기록 재생기에서의 OSD 신호레벨 자동조절 회로에 관한 것으로, 특히 영상신호의 레벨에 따라 OSD(On Screen Display)신호의 레벨이 자동조절되도록 하여 모니터상에 선명한 문자표시가 될 수 있도록 한 영상기록 재생기에서의 OSD 신호레벨 자동조절 회로에 관한 것이다.The present invention relates to an OSD signal level automatic control circuit in a video recorder, and in particular, the level of the OSD (On Screen Display) signal is automatically adjusted according to the level of the video signal so that a clear character display can be displayed on the monitor. An OSD signal level automatic control circuit in a video recorder.
종래의 영상기록 재생기에서는 제5도에서와 같이 영상신호입력단(IN1)으로 입력되어지는 영상신호에 OSD영상신호입력단(IN3)으로 입력되어지는 OSD 신호를 단순혼합시켜 출력단(OUT)으로 출력되도록 하므로써 입력되는 영상신호의 레벨에 관계없이 항상 일정레벨의 OSD신호가 출력되기 때문에 영상신호와 OSD 신호의 레벨이 서로 비슷할 경우 모니터상에 나타나는 OSD 문자를 구분하기 어렵게 되는 등의결점이 있었다.In the conventional image recording regenerator by simple mixing an OSD signal that is input to the OSD video signal input terminal (IN 3) in a video signal which is input to the video signal input terminal (IN 1) as in claim 5 also output to the output terminal (OUT) As a result, since a certain level of OSD signal is always output regardless of the level of the input video signal, it is difficult to distinguish OSD characters appearing on the monitor when the level of the video signal and the OSD signal are similar to each other.
이에 본 고안은 입력되는 영상신호의 레벨을 검출한 뒤 상기 영상신호의 레벨에 따라 OSD 신호의 레벨이자동조절되도록 하므로써 모니터상에 선명한 문자표시가 될 수 있도록 한 것으로 이를 첨부된 예시도면에 의거 하여 상세히 설명하면 다음과 같다.Accordingly, the present invention enables the display of clear text on the monitor by detecting the level of an input video signal and automatically adjusting the level of the OSD signal according to the level of the video signal. It will be described in detail as follows.
제1도는 본 고안에 따른 회로의 블록다이어그램으로 일측입력단(IN1)으로 입력되어지는 영상신호의 레벨을 검출하되 타측 입력단(IN2)으로 입력되어지는 버스트 게이트펄스의 존재 구간동안에만 그 레벨을 검출하는 영상신호 레벨 검출부(M1)와, 상기 영상신호 레벨 검출부(M1)에 의하여 검출되어진 영상신호의 레벨에 따라 일측 입력단(IN3)으로 입력되어지는 OSD 신호의 레벨을 변환시키는 OSD신호레벨 제어부(M2)로 이루어진 것으로 미설명부호 OUT는 상기 입력단(IN1)으로 입력되어지는 영상신호 및 상기 OSD 신호레벨 제어부(M2)로 부터 출력되어지는 OSD 신호를 혼합하여 출력시키기 위한 출력단이다.FIG. 1 is a block diagram of a circuit according to the present invention, which detects a level of an image signal input to one input terminal (IN 1 ) but increases the level only during the presence of a burst gate pulse input to the other input terminal (IN 2 ). and detecting the video signal level detector (M 1) which, OSD signal, which converts the level of the video signal level detector OSD signal that is input to one input terminal (iN 3) in accordance with the level of the video signal been detected by a (M 1) The reference numeral OUT, which is composed of the level controller M2, is an output terminal for mixing and outputting the video signal inputted to the input terminal IN 1 and the OSD signal outputted from the OSD signal level controller M2.
제2도는 본 고안에 따른 회로의 구체적인 일실시예로서 영상신호레벨 검출부(M1)는 저항(R1-R9), 버퍼(Q1), 콘덴서(C1) 및 비교기(OP1, OP2)로 구성되어 있고, OSD 신호레벨 제어부(M2)는 저항(R9-R14), 스위칭 소자(Q2, Q3) 및 증폭기(OP2)로 구성되어 있다.2 is a specific embodiment of a circuit according to the present invention, the image signal level detector (M 1 ) is a resistor (R 1- R 9 ), a buffer (Q1), a capacitor (C 1 ) and a comparator (OP 1 , OP 2) ), The OSD signal level control unit M 2 is composed of resistors R 9 -R 14 , switching elements Q 2 , Q 3 , and amplifier OP 2 .
제3도는 본 고안에 따른 회로의 각부 입력파형도 일례로서 (a)는 영상신호 레벨 검출부(M1)의 일측 입력단(IN1)으로 입력되어지는 영상신호의 파형이고, (b)는 OSD 신호레벨 제어부(M2)의 일측 입력단(IN3)으로 입력되어지는 OSD 신호의 파형이며, (c)는 상기 영상신호 레벨 검출부(M1)의 타측 입력단(IN2)으로 입력되어지는 버스트 게이트 펄스의 파형이고, 제4도는 제2도 각부의 출력상태표이다.3 is an example input waveform diagram of each part of the circuit according to the present invention, (a) is a waveform of the video signal input to one input terminal (IN 1 ) of the video signal level detector (M 1 ), (b) is an OSD signal A waveform of an OSD signal input to one input terminal IN 3 of the level controller M 2 , and (c) is a burst gate pulse input to the other input terminal IN 2 of the image signal level detector M 1 . 4 is a waveform of output state of each part of FIG.
제3c도에서와 같이 버스트 게이트 펄스는 OSD 신호(제3b도)가 입력되는 부근에서 만들어져 OSD 문자가 표시되는 부분의 영상신호 레벨을 검출할 수 있도록 하게되는데 즉, 제2도에서 일측 입력단(IN1)으로부터 제3a도에서와 같은 영상신호를 입력받게 되는 영상신호 레벨 검출부(M1)의 버퍼(Q1)는 타측 입력단(IN2)으로부터 입력되어지는 버스트 게이트펄스가 하이레벨인 구간에서만 온상태로 되고 로우레벨인 구간에서는 오프상태로 된다.As shown in FIG. 3C, the burst gate pulse is generated near the input of the OSD signal (FIG. 3B) to detect the video signal level of the portion where the OSD character is displayed. That is, in FIG. 1) buffer of the video signal level detector (M 1) which receive the input video signal as in the 3a degrees from the (Q 1) is being input from the other input (iN 2), the burst gate pulse is at a high level, only on interval In the low level section, the signal is turned off.
상기 버퍼(Q1)가 온상태로 되면 영상신호는 저항(R) 및 콘덴서(C1)로 구성된 평활회로를 거쳐 비교기(OP1, OP2)의 각 비반전 단자(+)로 입력되어지는 일측 입력단(IN3)으로부터의 OSD신호는 상기 증폭기(OP3)의 이득에 따라 적정레벨로 변환되어지는데 제4a도에서와 같이 비교기(OP1, OP2)의 출력레벨이 모두 로우상태이면, 즉 영상신호의 레벨이 낮을 경우 OSD신호레벨 제어부(M2)의 각 스위칭 소자(Q2, Q3)가 온상태로 되어 증폭기(OP3)의 이득을When the buffer Q 1 is turned on, the video signal is input to each non-inverting terminal (+) of the comparators OP 1 and OP 2 through a smoothing circuit composed of a resistor R and a capacitor C1. The OSD signal from the input terminal IN 3 is converted to an appropriate level according to the gain of the amplifier OP 3. If the output levels of the comparators OP 1 and OP 2 are all low, as in FIG. When the level of the video signal is low, the switching elements Q 2 and Q 3 of the OSD signal level control unit M 2 are turned on to increase the gain of the amplifier OP3.
로 높여주게 되며, 또한 제4c도에서와 같이 비교기(OP1, OP2)의 출력레벨이 모두 하이상태이면, 즉 영상신호의 레벨이 높을 경우에는 OSD신호레벨 제어부(M2)의 각 스위칭 소자(Q2, Q3)가 오프상태로 되어 증폭기(OP3)의 이득을로 낮춰주게 되어 상기 증폭기(OP3)의 비반전단자(+)로 입력되어지는 OSD 신호는 영상신호와 소정의 레벨간격을 가진 상태에서 혼합될 수 있게 된다.If the output levels of the comparators OP 1 and OP 2 are all high, that is, the level of the video signal is high, as shown in FIG. 4C, each switching element of the OSD signal level controller M 2 is increased. (Q 2 , Q 3 ) are turned off to gain the gain of amplifier OP 3 . Since the OSD signal is lowered to the non-inverting terminal (+) of the amplifier OP 3 , the OSD signal can be mixed with the video signal at a predetermined level interval.
이와같이 본 고안은 영상신호의 레벨에 따라 OSD신호의 레벨이 자동 조절됨으로써 모니터상에 선명한 문자표시가 될 수 있게 되는 등의 장점이 있다.As described above, the present invention has an advantage that the level of the OSD signal is automatically adjusted according to the level of the image signal, thereby enabling clear text display on the monitor.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880021290U KR930003981Y1 (en) | 1988-12-22 | 1988-12-22 | Automatic controller of signal level in vtr |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880021290U KR930003981Y1 (en) | 1988-12-22 | 1988-12-22 | Automatic controller of signal level in vtr |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900013219U KR900013219U (en) | 1990-07-05 |
| KR930003981Y1 true KR930003981Y1 (en) | 1993-06-25 |
Family
ID=19282420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880021290U KR930003981Y1 (en) | 1988-12-22 | 1988-12-22 | Automatic controller of signal level in vtr |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003981Y1 (en) |
-
1988
- 1988-12-22 KR KR2019880021290U patent/KR930003981Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900013219U (en) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004021A (en) | OSD automatic color conversion circuit | |
| US6191760B1 (en) | Video input level control circuit in a video appliance | |
| KR930003981Y1 (en) | Automatic controller of signal level in vtr | |
| US4551761A (en) | Signal processing circuit including image sensor | |
| KR920020458A (en) | Video adjusting device of recording and playback device | |
| KR900004194A (en) | Anti-Doming Circuit and Doping Prevention Method in Television Receivers | |
| KR900016794A (en) | Saturation Adjustment Method and Device | |
| KR970004909A (en) | Display area discrimination device | |
| EP0185096A1 (en) | Apparatus for controlling amplitude of vertically deflecting signals | |
| KR840002173A (en) | Adaptive A / D Converter Method and System | |
| US4359755A (en) | Gating network for a sampling circuit | |
| KR860001002Y1 (en) | Noise detecting circuit of video signal | |
| KR890003223B1 (en) | Teletext data signal detectable circuits | |
| KR970068679A (en) | Automatic compensation of video signal of TV | |
| KR900001451Y1 (en) | Picture signal compansating circuit | |
| KR0141948B1 (en) | Data slicing device of composite video base signal | |
| KR930008477A (en) | TV OSD Display Method and Apparatus | |
| JP3562100B2 (en) | Screen size judgment circuit | |
| KR940005073Y1 (en) | Overload protecting circuit of vertical defletion device | |
| KR930001756Y1 (en) | Apparatus for adjusting brightness and color of on screen display characters automatically | |
| JP2863963B2 (en) | Television receiver | |
| KR0183157B1 (en) | Circuit for protecting crt in television | |
| KR940010821A (en) | Chromaticity adjustment device and chromaticity adjustment method of cathode ray tube (CRT) | |
| KR900007825Y1 (en) | Control circuit for capstan motor | |
| KR900006665Y1 (en) | Pal/secam system detecting circuit of vtr |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19961231 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |