KR940004704Y1 - Protecting circuit for power transistor - Google Patents

Protecting circuit for power transistor Download PDF

Info

Publication number
KR940004704Y1
KR940004704Y1 KR2019890018882U KR890018882U KR940004704Y1 KR 940004704 Y1 KR940004704 Y1 KR 940004704Y1 KR 2019890018882 U KR2019890018882 U KR 2019890018882U KR 890018882 U KR890018882 U KR 890018882U KR 940004704 Y1 KR940004704 Y1 KR 940004704Y1
Authority
KR
South Korea
Prior art keywords
transistor
power transistor
transistors
comparator
inverting input
Prior art date
Application number
KR2019890018882U
Other languages
Korean (ko)
Other versions
KR910013210U (en
Inventor
이재춘
이창복
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR2019890018882U priority Critical patent/KR940004704Y1/en
Publication of KR910013210U publication Critical patent/KR910013210U/en
Application granted granted Critical
Publication of KR940004704Y1 publication Critical patent/KR940004704Y1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/122Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

내용 없음.No content.

Description

파워트랜지스터 보호회로Power Transistor Protection Circuit

제 1 도는 종래의 파워트랜지스터 구동회로도.1 is a conventional power transistor driving circuit diagram.

제 2 도는 본 고안 파워트랜지스터 보호회로도.2 is a power transistor protection circuit of the present invention.

제 3 도는 제어신호 및 동기신호의 타이밍도.3 is a timing diagram of a control signal and a synchronization signal.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

COM1-COM4 : 비교기 T11-T12 : 트랜스COM1-COM4: Comparator T11-T12: Trans

7-1,7-2 : 파워트랜지스터 구동부7-1,7-2: Power transistor drive unit

본 고안은 전자조리기 보호회로에 관한 것으로 특히, 인버터 파워트랜지스터의 안전동작에 적당하도록 한 파워 트랜지스터 보호회로에 관한 것이다.The present invention relates to an electronic cooker protection circuit, and more particularly, to a power transistor protection circuit suitable for the safe operation of the inverter power transistor.

종래의 전자조리기의 인버터 파워트랜지스터 구동회로를 첨부된 도면을 참조해 설명하면 다음과 같다.Referring to the accompanying drawings, the inverter power transistor driving circuit of the conventional electronic cooker is as follows.

제 1 도는 종래의 파워트랜지스터 구동회로도로서, 이에 도시된 바와같이 전원전압(AC)을 전파정류기(1)를 통한후 저역통과 필터(2)를 통해 인가받는 인버터부(3)와, 입력전원전압(AC)에서 변류기(CT)를 통해 전류를 검출하여 소물유무 및 과출력감지를 하는 입력 감지부(4)와, 상기 인버터부(3)를 감지한 검출신호와 상기 입력감지부(4)의 출력신호를 인가 받아 동기신호를 비교기(COM1), (COM2)를 통해 상호 반전된 동기신호로 출력하는 동기부(5)와, 인버터부(3) 구동을 위한 시스템 제어부의 제어신로를 포토커플러(PC)로 감지하여 트랜지스터(Q1)를 통해 출력하는 제어신호 인터페이스부(6)와, 상기 동기부(5)의 동기신호를 출력하는 비교기(COM1)의 출력단자를 트랜지스터(Q2), (Q4)의 베이스에 공통접속하고, 그 트랜지스터(Q2)의 콜렉터를 베이스에 접속한 트랜지스터(Q3)의 에미터를 상기 트랜지스터(Q4)의 콜렉터, 트랜지스터(Q7)의 베이스 및 트랜지스터(Q6)의 콜렉터에 공통접속하며, 상기 제어신호 인터페이스부(6)의 출력단자를 트랜지스터(Q5)의 베이스에 접속하여 그 트랜지스터(Q5)의 콜렉터를 상기 트랜지스터(Q6)의 베이스에 접속한 후 상기 트랜지스터(Q7)의 베이스에 접속한 후 상기 트랜지스터(Q7)의 콜렉터를 인버터부(3)의 파워트랜지스터 구동용 트랜스(T11)에 연결하여 파워트랜지스터 구동신호를 출력하는 제 1 파워 트랜지스터 구동부(7-1)와, 상기 동기부(5)의 동기신호를 출력하는 비교기(COM2)의 출력단자를 트랜지스터(Q8), (Q10)의 베이스에, 상기 제어신호 인터페이스부(6)의 출력단자를 트랜지스터(Q11)의 베이스에 각기 접속하고, 상기 트랜지스터(Q8), (Q11)의 콜렉터를 트랜지스터(Q9), (Q12)의 베이스에 각기 접속한 후 그 트랜지스터(Q9)의 에미터를 상기 트랜지스터(Q10), (Q12)의 콜렉터 및 트랜지스터(Q13)의 베이스에 공통 접속하여 상기 트랜지스터(Q13)의 콜렉터를 인버터부(3)의 파워트랜지스터 구동용 트랜스(T12)에 연결한 제 2 파워 트랜지스터 구동부(7-2)로 구성하였다.1 is a circuit diagram of a conventional power transistor driving circuit. As shown therein, an inverter unit 3 receiving an input power voltage AC through a full-wave rectifier 1 and then a low pass filter 2 and an input power supply voltage. In the AC, the current detection unit 4 detects the current through the current transformer CT, and detects the presence or absence of overpower, and the detection signal and the input detection unit 4 detecting the inverter unit 3. A photocoupler is provided with a control path of a control unit 5 for receiving the output signal and outputting the synchronization signal as a mutually inverted synchronization signal through the comparators COM1 and COM2, and the system controller for driving the inverter unit 3. The output terminals of the control signal interface unit 6 detected by the PC and output through the transistor Q1 and the comparator COM1 outputting the synchronization signal of the synchronization unit 5 are transistors Q2 and Q4. Is a transistor connected in common with the base and the collector of transistor Q2 is connected to the base. The emitter of Q3 is commonly connected to the collector of transistor Q4, the base of transistor Q7 and the collector of transistor Q6, and the output terminal of the control signal interface 6 is connected to the transistor of Q5. The base is connected to the base of the transistor Q6, and the collector of the transistor Q7 is connected to the base of the transistor Q7, and then the collector of the transistor Q7 is connected to the power transistor of the inverter section 3. The output terminal of the first power transistor driver 7-1 which is connected to the driving transformer T11 to output the power transistor driving signal and the comparator COM2 which outputs the synchronization signal of the synchronization unit 5 is a transistor ( The output terminals of the control signal interface unit 6 are connected to the bases of the transistors Q11, respectively, and the collectors of the transistors Q8, Q11 are connected to the transistors Q9, Q10, and Q10, respectively. We connect to base of (Q12) each Then, the emitter of the transistor Q9 is commonly connected to the collectors of the transistors Q10 and Q12 and the base of the transistor Q13 to drive the collector of the transistor Q13 to drive the power transistor of the inverter unit 3. The second power transistor driver 7-2 connected to the transformer T12 was configured.

이와같이 구성한 종래의 파워트랜지스터 구동회로의 작용 및 문제점을 설명하면 다음과 같다.The operation and problems of the conventional power transistor driving circuit constructed as described above are as follows.

인버터부(3)를 구동하기 위한 제어신호가 없을 경우 특, 초기 상태에서는 포토커플러(PC)가 오프상태로 트랜지스터(Q1)가 턴온되므로 제어신호 인터페이스부(6)의 출력은 저전위이고, 동기부(5)에서 비교기(COM1)를 통해서는 고전위, 비교기(COM2)를 통해서는 저전위를 출력할 때 제 1 파워트랜지스터 구동부(7-1)에서, 동기신호를 베이스에 인가받는 트랜지스터(Q2), (Q4)는 턴온이고, 제어신호를 인가받는 트랜지스터(Q5)는 턴오프 상태로서 트랜지스터(Q3)가 턴오프되므로 트랜지스터(Q7)는 턴오프되어 트랜스(T11)는 동작하지 않는다.In the absence of a control signal for driving the inverter unit 3, in particular, since the transistor Q1 is turned on with the photocoupler PC off in the initial state, the output of the control signal interface unit 6 has a low potential, and In the base 5, when the high potential is output through the comparator COM1 and the low potential through the comparator COM2, the first power transistor driver 7-1 receives a synchronous signal to the base Q2. And Q4 are turned on, and the transistor Q5 to which the control signal is applied is turned off and the transistor Q3 is turned off, so the transistor Q7 is turned off and the transformer T11 does not operate.

또한, 제 2 파워 트랜지스터 구동부(7-2)에서, 동기신호를 인가받는 트랜지스터(Q8), (Q10)가 텅오프 상태로 트랜지스터(Q9)를 턴온시키나, 제어신호를 인가받는 트랜지스터(Q11)가 턴오프되어 트랜지스터(Q12)가 턴온되므로 트랜지스터(Q13)도 턴오프되어 트랜스(T12)도 동작하지 않는다.In the second power transistor driver 7-2, the transistors Q8 and Q10 to which the synchronization signal is applied are turned on with the tongue-off state turned on, but the transistor Q11 to which the control signal is applied is turned on. Since the transistor Q12 is turned off and turned on, the transistor Q13 is also turned off so that the transformer T12 does not operate.

이때 인버터부(3)를 구동하기 위한 제어신호에 의해 포토 커플러(PC)가 턴온되면 트랜지스터(Q1)가 턴오프되어 제어 신호 인터페이스부(6)에서 고전위 제어신호를 출력한다.At this time, when the photo coupler PC is turned on by the control signal for driving the inverter unit 3, the transistor Q1 is turned off to output the high potential control signal from the control signal interface unit 6.

이 고전위 제어신호에 의해 제 1 파워트랜지스터 구동부(7-1)및 제 2 파워트랜지스터 구동부(7-2)의 트랜지스터(Q5), (Q11)가 턴온되어 트랜지스터(Q6), (Q12)를 턴오프 시키므로, 비교기(COM1), (COM2)를 통한 동기 신호에 의해 트랜지스터(Q2), (Q4) 또는 트랜지스터(Q8), (Q10)가 턴온/턴오프를 서로 교대로 하게 된다.By the high potential control signal, the transistors Q5 and Q11 of the first power transistor driver 7-1 and the second power transistor driver 7-2 are turned on to turn on the transistors Q6 and Q12. Since the signal is turned off, the transistors Q2, Q4 or Q8, Q10 alternately turn on / off each other by the synchronization signal through the comparators COM1 and COM2.

이 트랜지스터(Q2), (Q4)또는 트랜지스터(Q8), (Q10)가 턴오프될 때, 트랜지스터(Q3) 또는 트랜지스터(Q9)가 턴온되어 트랜지스터(Q7) 또는 트랜지스(Q13)를 턴온시켜 트랜스(T11) 또는 트랜스(T12)가 동작되므로 인버터부(3)의 파워트랜지스터가 구동된다. 따라서 제어 신호가 인버터부(3)의 구동신호인 고전위일때 동기신호에 의해 트랜지스터(Q7)와 트랜지스터(Q13)가 온/오프를 상호 반전되게 반복하여 트랜스(T11)와 트랜스(T12)를 상호 교대로 반복 온/오프를 시키게 되어 인버터부(3)의 파워트랜지스터를 구동한다.When this transistor Q2, Q4 or transistors Q8 and Q10 are turned off, transistor Q3 or Q9 is turned on to turn transistor Q7 or transistor Q13 to turn on Since the T11 or the transformer T12 is operated, the power transistor of the inverter unit 3 is driven. Therefore, when the control signal is the high potential that is the drive signal of the inverter unit 3, the transistor Q7 and the transistor Q13 are repeatedly inverted on and off by the synchronizing signal, thereby mutually transducing the transformer T11 and the transformer T12. It is alternately turned on and off to drive the power transistor of the inverter unit (3).

그러나 이와같은 종래의 파워트랜지스터 구동회로는 상기 트랜지스터(Q7) 또는 트랜지스터(Q13)의 온 시간이 정상시간 보다 길어질 경우, 인버터부(3)의 파워트랜지스터의 온 시간이 길어져 순간적으로 과출력이 발생하여 파워트랜지스터의 파괴나, 전원전압(Vcc)이 떨어져 오동작을 일으키는 원인이 되는 문제점이 있다.However, in such a conventional power transistor driving circuit, when the on time of the transistor Q7 or the transistor Q13 is longer than the normal time, the on time of the power transistor of the inverter unit 3 becomes long, and an over output occurs instantaneously. There is a problem that the power transistor is destroyed or the power supply voltage Vcc is dropped to cause a malfunction.

본 고안은 이와같은 문제점을 감안하여, 인버터부의 파워트랜지스터 구동을 위한 트랜스 구동용 트랜지스터의 온 시간을 감지하여 정상시간 보다 길어질 경우, 동기신호를 입력받는 트랜지스터에 제어신호를 피드백시켜 그 트랜스 구동용 트랜지스터를 오프시키도록 함으로써 파워트랜지스터를 보호하도록 한 파워트랜지스터 보호회로를 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.In view of such a problem, the present invention senses the on time of a transistor for driving a power transistor for driving a power transistor of an inverter unit, and when it is longer than the normal time, feeds a control signal to a transistor receiving a synchronization signal, thereby transducing the transistor for driving the transistor. The power transistor protection circuit is designed to protect the power transistor by turning off, which will be described in detail with reference to the accompanying drawings.

제 2 도는 본 고안 파워트랜지스터 보호회로도로서, 이에 도시한 바와같이 전원전압(AC)을 전파정류기(1) 및 저역통과필터(2)를 통해 인가받는 인버터부(3)와, 입력 전원전압(AC)에서 변류기(CT)를 통해 전류를 검출하여 소물유무 및 과출력감지를 하는 입력감지부(4)와, 그 입력 감지부(4)의 신호와 상기 인버터부(3)에서 신호를 검출하여, 동기신호를 비교기(COM1), (COM2)를 통해 상호 반전되게 출력하는 동기부(5)와, 시스템 제어부의 제어신호를 포토커플러(PC)로 감지하여 트랜지스터(Q1)를 통해 출력하는 제어신호 인터페이스부(6)와, 이 제어신호 인터페이스부(6)의 제어신호를 베이스에 인가 받는 트랜지스터(Q5)의 콜렉터를 트랜지스터(Q6)의 베이스에 접속하고, 동기신호를 비교기(COM1)를 통해 트랜지스터(Q2), (Q4)의 베이스에 인가받아 그 트랜지스터(Q2)의 콜렉터를 베이스에 접속한 트랜지스터(Q3)의 에미터를 상기 트랜지스터(Q4), (Q6)의 콜렉터 및 트랜지스터(Q7)의 베이스에 공통 접속한 후 그 트랜지스터(Q7)의 콜렉터를 파워트랜지스터 구동을 위한 트랜스(T11)에 연결한 제 1 파워트랜지스터 구동부(7-1)와, 상기 동기부(5)의 동기신호를 비교기(COM2)를 통해 트랜지스터(Q8), (Q10)의 베이스에 인가받고, 상기 제어신호 인터페이스부(6)의 제어신호를 베이스에 인가받는 트랜지스터(Q11)의 콜렉터를 트랜지스터(Q12)의 베이스에 접속하며, 상기 트랜지스터(Q8)의 콜렉터를 베이스에 접속한 트랜지스터(Q9)의 에미터를 상기 트랜지스터(Q10), (Q12)의 콜렉터 및 트랜지스터(Q13)의 베이스에 공통 접속한 후 그 트랜지스터(Q13)의 콜렉터를 파워트랜지스터 구동을 위한 트랜스(T12)에 연결한 제 2 파워트랜지스터 구동부(7-2)로 구성된 파워트랜지스터 구동회로에 있어서, 상기 제 1 파워트랜지스터 구동부(7-1) 및 제 2 파워트랜지스터 구동부(7-2)의 트랜스(T11)와 트랜지스터(Q7)의 콜렉터 접속점(A) 및 트랜스(T12)와 트랜지스터(Q13)의 콜렉터 접속점(B)을 각기 다이오드(D21), (D22)를 통한 후 저항(R21)및 비교기(COM3)의 반전입력단자에 공통접속하고, 그 비교기(COM3)의 반전입력단자에 공통접속하고, 그 비교기(COM3)의 비반전 입력단자에 접지된 저항(R23)과 전원전압(Vcc)단자에 접속된 저항(R22)의 접속점을 접속하여 기준전압을 인가받으며, 그 비교기(COM3)의 출력단자를 저항(R24)을 통해서는 전원전압(Vcc)단자에 접속하고 저항(R25)을 통해서는 접지된 콘덴서(C21) 및 접지된 저항(R26)을 접속한 후 비교기(COM4)의 비반전 입력단자에 접속하며, 그 비교기(COM4)의 반전입력 단자에 전원전압(Vcc)단자에 접속된 저항(R28)과 접지된 저항(R29)의 접속점을 접속하여 기준전압을 인가받으며, 그 비교기(COM4)의 출력단자를 저항(R31)을 통해서는 전원전압(Vcc)단자에, 접지된 콘덴서(C22) 및 접지된 저항(R30)을 접속한 후 다이오드(D23)를 통해서는 그 비교기(COM4)의 비반전 입력단자에 접속함과 아울러 이 비교기(COM4)의 출력단자를 저항(R32)을 통한 후 다이오드(D24)를 다시 통해 동기신호를 인가받는 상기 제 1 파워트랜지스터 구동부(7-1) 트랜지스터(Q2), (Q5)의 베이스 접속점(C) 및 제 2 파워트랜지스터 구동부(7-2) 트랜지스터(Q8), (Q10)의 베이스 접속점(D)에 공통 접속하여 인버터부(3)의 파워트랜지스터 보호회로를 구성하였다.FIG. 2 is a circuit diagram of a power transistor protection scheme of the present invention, and as shown therein, an inverter unit 3 that receives a power supply voltage AC through a full-wave rectifier 1 and a low pass filter 2, and an input power supply voltage AC. ) Detects the current through the current transformer CT and detects the presence and overpower of the input detector 4, the signal of the input detector 4, and the signal from the inverter unit 3, A synchronizing unit 5 for inverting the synchronizing signal through the comparators COM1 and COM2, and a control signal interface for detecting the control signal of the system control unit with the photocoupler PC and outputting it through the transistor Q1. The collector 6 and the collector of the transistor Q5 to which the control signal of the control signal interface unit 6 is applied to the base are connected to the base of the transistor Q6, and the synchronizing signal is transferred through the comparator COM1. Q2), applied to the base of (Q4) and the collector of the transistor (Q2) Is connected to the base of the transistors Q4 and Q6 and the base of the transistor Q7, and then the collector of the transistor Q7 is connected to the base for power transistor driving. The first power transistor driver 7-1 connected to the T11 and the synchronization signal of the synchronizer 5 are applied to the bases of the transistors Q8 and Q10 through the comparator COM2, and the control is performed. The emitter of the transistor Q9 which connected the collector of the transistor Q11 to which the control signal of the signal interface unit 6 is applied to the base to the base of the transistor Q12, and connected the collector of the transistor Q8 to the base. Is connected to the collectors of the transistors Q10 and Q12 and the base of the transistor Q13, and then the second power transistor driver which connects the collector of the transistor Q13 to the transformer T12 for driving the power transistor ( 7-2) In the water transistor driving circuit, a collector connection point (A) and a transformer (T) of the transformer (T11) and the transistor (Q7) of the first power transistor driver (7-1) and the second power transistor driver (7-2). And the collector connection point B of the transistor Q13 are commonly connected to the inverting input terminal of the resistor R21 and the comparator COM3 through the diodes D21 and D22, respectively, and the inverting input of the comparator COM3. A common voltage is connected to the terminal, and a reference voltage is applied by connecting the connection point of the resistor R23 connected to the non-inverting input terminal of the comparator COM3 and the resistor R22 connected to the power supply voltage Vcc terminal. The output terminal of (COM3) is connected to the power supply voltage (Vcc) terminal through the resistor (R24) and the grounded capacitor (C21) and the grounded resistor (R26) through the resistor (R25), and then the comparator (COM4). ) Is connected to the non-inverting input terminal of), and is connected to the power supply voltage (Vcc) terminal of the inverting input terminal of the comparator COM4. The reference voltage is applied by connecting the connection point of the resistor R28 and the grounded resistor R29, and the output terminal of the comparator COM4 is connected to the power supply voltage Vcc terminal through the resistor R31, and the grounded capacitor ( C22) and the grounded resistor R30, are connected to the non-inverting input terminal of the comparator COM4 through the diode D23, and the output terminal of the comparator COM4 is connected to the resistor R32. After the diode D24, the base connection point C and the second power transistor driver 7-2 of the first and second transistors Q1 and Q5 are supplied with the synchronization signal. The power transistor protection circuit of the inverter unit 3 was configured by common connection to the base connection points D of (Q8) and (Q10).

이와같이 구성한 본 고안 파워트랜지스터 보호회로의 작용 및 효과를 설명하면 다음과 같다.The operation and effects of the inventive power transistor protection circuit constructed as described above are as follows.

파워트랜지스터 구동부의 트랜지스터(Q7), (Q13)가 오프된 상태에서는 접속점(A), (B)의 전위는 고전위로서, 비교기(COM3)의 반전입력단자의 전위가 비반전입력단자의 기준 전압전위보다 높으므로 그 비교기(COM3)의 출력은 저전위가 되고, 이 비교기(COM3)의 저전위 출력으로 비교기(COM4)의 출력 또한 저전위가 되어 파워트랜지스터 구동부의 동기 신호를 입력받는 접속점(C), (D)에 아무런 영향을 주지 못해 동기신호에 따라 구동된다.When the transistors Q7 and Q13 of the power transistor driver are turned off, the potentials of the connection points A and B are high potentials, and the potential of the inverting input terminal of the comparator COM3 is the reference voltage of the non-inverting input terminal. Since it is higher than the potential, the output of the comparator COM3 becomes the low potential, and the output point of the comparator COM4 becomes the low potential as the low potential output of the comparator COM3, and the connection point C for receiving the synchronization signal of the power transistor drive unit is input. ), (D) has no effect and is driven according to the synchronization signal.

그러나, 상기 파워트랜지스터 구동부가 동작할 때 즉, 트랜지스터(Q7) 또는 트랜지스터(Q13)가 턴온될 때 그 트랜지스터(Q7), (Q13)와 트랜스(T11), (T12)의 접속점(A), (B)중 트랜지스터(Q7), (Q13)가 턴온되는 접속점(A) 또는 접속점(B)이 턴온되면, 비교기(COM3)의 반전입력단자의 전위가 비반전입력단자의 기준전압 전위보다 낮아져 그 비교기(COM3)의 출력이 고전위가 된다. 이 비교기(COM3)의 출력이 고전위가 되면 콘덴서(C21)에 충전이 된다.However, when the power transistor driver operates, that is, when the transistor Q7 or the transistor Q13 is turned on, the connection points A, and (A) of the transistors Q7, Q13 and the transformers T11, T12 ( When the connection point A or the connection point B, in which the transistors Q7 and Q13 are turned on, is turned on, the potential of the inverting input terminal of the comparator COM3 is lower than the reference voltage potential of the non-inverting input terminal. The output of (COM3) becomes high potential. When the output of the comparator COM3 becomes high, the capacitor C21 is charged.

그런후에, 제 3 도 제어신호 및 동기신호의 타이밍도에 도시한 바와같이 트랜지스터(Q7), (Q13)의 동기오프시간(Td)이 되면 비교기(COM3)의 출력은 다시 저전위가 되어 충전되면 콘덴서(C21)가 방전을 하여 다시 리프레쉬 된다.Then, as shown in the timing diagram of the control signal and the synchronization signal in FIG. 3, when the synchronization off time Td of the transistors Q7 and Q13 is reached, the output of the comparator COM3 becomes low potential again, The capacitor C21 discharges and is refreshed again.

그러나 트랜지스터(Q7) 또는 트랜지스터(Q13)의 턴온시간(제 3 도의 Ton1 또는 Ton2)이 비정상적으로 길어지면 비교기(COM3)의 출력이 계속 고전위를 출력하여 콘덴서(C21)의 충전전위가 높아지므로 최대 설정 온시간(Ton, max=Ton1+Ton2) 보다 길었을 때 비교기(COM4)의 출력이 고전위가 되어 그 출력이 다이오드(D23)를 통해 그의 비반전입력단자에 피드백 됨과 아울러 저항(R32)및 다이오드(D24)를 통해 파워트랜지스터 구동부의 접점(C), (D)에 고전위를 인가하여 트랜지스터(Q2), (Q4)및 트랜지스터(Q8), (Q10)를 턴온시키므로 트랜지스터(Q3) 및 트랜지스터(Q9)을 턴오푸시켜 트랜지스터(Q7), (Q13)를 턴오프시킨다. 이 트랜지스터(Q7), (Q13) 턴오프에 의해 트랜스(T11), (T12)가 오프되어 인버터부(3)의 파워트랜지스터는 구동을 멈추므로 안전하게 된다.However, if the turn-on time (Ton1 or Ton2 in FIG. 3) of the transistor Q7 or the transistor Q13 becomes abnormally long, the output of the comparator COM3 continues to output a high potential, thereby increasing the charge potential of the capacitor C21. When longer than the set on time (Ton, max = Ton1 + Ton2), the output of the comparator (COM4) becomes a high potential, and the output is fed back to its non-inverting input terminal through the diode (D23) and the resistance (R32) and The transistors Q3 and Q1 are turned on by applying a high potential to the contacts C and D of the power transistor driver through the diode D24 to turn on the transistors Q2, Q4 and Q8, Q10. The transistors Q7 and Q13 are turned off by turning off Q9. By turning off these transistors Q7 and Q13, the transformers T11 and T12 are turned off and the power transistor of the inverter section 3 stops driving, thereby making it safe.

여기서, 정상상태에서 트랜지스터(Q7), (Q13)의 동기 오프시간(Td)동안에 콘덴서(C21)가 충분히 방전될 수 있도록 콘덴서(C21) 및 저항(R25)의 크기를 조절하면 정상동작에 문제가 없다.Here, if the size of the capacitor C21 and the resistor R25 is adjusted so that the capacitor C21 can be sufficiently discharged during the synchronous off time Td of the transistors Q7 and Q13 in the steady state, a problem occurs in the normal operation. none.

따라서 인버터부(3)의 구동을 위한 트랜스(T11)(T12)의 구동 트랜지스터(Q7), (Q13)의 턴온시간을 감지하여 비정상적으로 턴온시간(Ton1), (Ton2)이 길어질 경우 비교기(COM3), (COM4)를 통해 제어신호를 발생시켜 피드백 시켜주어 이 트랜지스터(Q7), (Q13)를 턴오프 시키므로 인버터부(3)의 파워트랜지스터를 보호하게 된다.Therefore, when the turn-on time of the drive transistors Q7 and Q13 of the transformers T11 and T12 for driving the inverter unit 3 is sensed and abnormally longer the turn-on time Ton1 and Ton2 are compared, the comparator COM3 ) And (COM4) to generate and feed back a control signal to turn off the transistors (Q7) and (Q13), thereby protecting the power transistor of the inverter unit (3).

이상에서 설명한 바와같이 시스템이 불안정하게 동작되어 파워트랜지스터의 구동시간이 비정상적으로 길어질 경우 과출력 발생에 의한 위험을 방지하여 파워트랜지스터를 보호할 수 있는 효과가 있다.As described above, when the system is operated unstable and the driving time of the power transistor is abnormally long, there is an effect of protecting the power transistor by preventing the risk of overpower generation.

Claims (1)

동기신호를 트랜지스터(Q2), (Q4)의 베이스 접속점(C) 및 트랜지스터(Q8), (Q10)의 베이스 접속점(D)에 각기 인가받고, 구동제어신호를 트랜지스터(Q5)및 트랜지스터(Q11)의 베이스에 인가받아 인버터부(3)의 파워트랜지스터 구동을 위한 트랜스(T11), (T12)와 접속점(A), (B)를 각기 통해 콜렉터를 접속한 상기 트랜스(T11), (T12)구동용 트랜지스터(Q7), (Q13)를 구동하도록 한 파워트랜지스터 구동부(7-1), (7-2)로 구성한 파워트랜지스터 구동회로에 있어서, 상기 트랜스(T11), (T12)와 트랜지스터(Q7), (Q13)의 콜렉터와의 접속점(A), (B)을 각기 다이오드(D21), (D22)를 통한후 비반전 입력단자에 기준전압을 인가받는 비교기(COM3)의 반전입력단자에 접속하고, 그 비교기(COM3)의 출력단자를 저항(R25)을 통해 콘덴서(C21) 및 저항(R26)에 접속한 후 반전입력단자에 기준전압을 인가받는 비교기(COM4)의 비반전입력단자에 접속하며, 그 비교기의 출력단자를 콘덴서(C22) 및 저항(R30)과 접속한 후 다이오드(D23)를 통해서는 그 비교기(COM4)의 비반전입력단자에 접속함과 아울러 저항(R32)및 다이오드(D24)를 통해서는 상기 파워트랜지스터 구동부(7-1), (7-2)의 동기신호를 입력받는 접점(C), (D)에 공통접속하여 구성한 것을 특징으로 하는 파워트랜지스터 보호회로.The synchronization signal is applied to the base connection point C of the transistors Q2 and Q4 and the base connection point D of the transistors Q8 and Q10, respectively, and the drive control signal is applied to the transistors Q5 and Q11. Drive the transformers T11, T12 for driving the power transistors of the inverter unit 3, and the transformers T11, T12 for connecting the collectors through connection points A and B respectively. In the power transistor drive circuit composed of the power transistor drive units 7-1 and 7-2, which drive the transistors Q7 and Q13, the transformers T11, T12, and transistor Q7. , (A) and (B) are connected to the inverting input terminal of the comparator (COM3) to which the reference voltage is applied to the non-inverting input terminal through the diodes (D21) and (D22), respectively. A comparison in which a reference voltage is applied to the inverting input terminal after connecting the output terminal of the comparator COM3 to the capacitor C21 and the resistor R26 through the resistor R25. Is connected to the non-inverting input terminal of COM4, and the output terminal of the comparator is connected to the capacitor C22 and the resistor R30, and then connected to the non-inverting input terminal of the comparator COM4 through the diode D23. In addition, the resistor R32 and the diode D24 are connected to the contacts C and D which receive the synchronization signals of the power transistor drivers 7-1 and 7-2. Power transistor protection circuit characterized in that.
KR2019890018882U 1989-12-13 1989-12-13 Protecting circuit for power transistor KR940004704Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890018882U KR940004704Y1 (en) 1989-12-13 1989-12-13 Protecting circuit for power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890018882U KR940004704Y1 (en) 1989-12-13 1989-12-13 Protecting circuit for power transistor

Publications (2)

Publication Number Publication Date
KR910013210U KR910013210U (en) 1991-07-30
KR940004704Y1 true KR940004704Y1 (en) 1994-07-16

Family

ID=19293137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890018882U KR940004704Y1 (en) 1989-12-13 1989-12-13 Protecting circuit for power transistor

Country Status (1)

Country Link
KR (1) KR940004704Y1 (en)

Also Published As

Publication number Publication date
KR910013210U (en) 1991-07-30

Similar Documents

Publication Publication Date Title
US4229669A (en) Tight tolerance zero crossing detector circuit
EP0409328A2 (en) A switched bridge circuit
US3636541A (en) Loss of phase detector for a polyphase power system
KR940004704Y1 (en) Protecting circuit for power transistor
US3956644A (en) Integral cycle, precise zero voltage switch
US5737163A (en) DC-AC converter protection
US4613795A (en) Driver circuit controller for AC to AC converters
US4959556A (en) Circuit arrangement for deriving a direct voltage from the mains alternating voltage
KR890002167Y1 (en) Arrangements for adjusting of improvement starting circuit
US4811010A (en) Monitor system for traffic-lights
JP2822699B2 (en) Disconnection detection circuit
JPS6252666B2 (en)
CN116456537B (en) Interface control circuit, control method and interface control device
JP3734908B2 (en) Abnormal operation detection circuit for horizontal deflection circuit
US20230090441A1 (en) Leakage protection circuit and dimming drive circuit
JP2648604B2 (en) Open phase detector
JP2628899B2 (en) Inverter commutation failure detection device
JP2546019B2 (en) Power failure detection circuit
SU1406746A1 (en) Logical signal shaper
JPH0476247B2 (en)
KR940001695Y1 (en) Microwave cooker circuit
JPH0514231B2 (en)
JP3145558B2 (en) Signal input circuit
JPH08191753A (en) Control circuit for cooker
KR860002473Y1 (en) Reset circuit for initial setup

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee