KR940004364Y1 - 프로그램로직 제어기의 입력오프 지연회로 - Google Patents

프로그램로직 제어기의 입력오프 지연회로 Download PDF

Info

Publication number
KR940004364Y1
KR940004364Y1 KR2019910012528U KR910012528U KR940004364Y1 KR 940004364 Y1 KR940004364 Y1 KR 940004364Y1 KR 2019910012528 U KR2019910012528 U KR 2019910012528U KR 910012528 U KR910012528 U KR 910012528U KR 940004364 Y1 KR940004364 Y1 KR 940004364Y1
Authority
KR
South Korea
Prior art keywords
input
voltage
delay
logic controller
time
Prior art date
Application number
KR2019910012528U
Other languages
English (en)
Other versions
KR930005354U (ko
Inventor
유영욱
Original Assignee
금성계전 주식회사
성기설
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성계전 주식회사, 성기설 filed Critical 금성계전 주식회사
Priority to KR2019910012528U priority Critical patent/KR940004364Y1/ko
Publication of KR930005354U publication Critical patent/KR930005354U/ko
Application granted granted Critical
Publication of KR940004364Y1 publication Critical patent/KR940004364Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15097—Power supply

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

프로그램로직 제어기의 입력오프 지연회로
제1도는 종래 프로그램로직 제어기의 입력 지연회로도.
제2도는 본 고안 프로그램로직 제어기의 입력오프 지연회로도.
제3도는 제2도의 각부 동작 타이밍도.
제4도는 제2도 오프딜레이부의 방전 특성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력감지 및 레벨변환부 2 : 오프딜레이부
3 : 오프딜레이 출력부 TR1,TR2: 트랜지스터
ZD : 제너다이오드 SW1: 스위치
본 고안은 프로그램로직 제어기의 입력오프 지연에 관한 것으로, 특히 짧은 순간의 입력 온딜레이 타임을 제거하고 한스캔타임 보다 짧은 입력신호를 읽어들일 수 있도록 입력신호를 한스캔타임 이상으로 오프딜레이시켜 외부신호가 한스캔타임보다 빨라 프로그램로직 제어기가 미쳐 감지하는 못하는 현상을 방지하도록 한 프로그램로직 제어기의 입력오프 지연회로에 관한 것이다.
종래 프로그램로직 제어기의 입력오프 지연회로는 첨부된 도면 제1도에 도시된 바와 같이, 입력전원단자(a)(b)와 연결된 스위치(SW1)를 저항(R1)을 통해 병렬연결된 발광다이오드(LED1)(LED2) 및 저항(R2)에 공통접속하고 상기 발광다이오드(LED1)(LED2)의 온-오프에 따라 입력신호를 감지하는 포토트랜지스터(PT1)의 콜렉터를 전원단자(Vcc)에 연결함과 아울러 그의 에미터를 저항(R3)(R4) 및 콘덴서(C1)를 통해 중앙처리장치(CPU)에 연결구성되어 있다.
이와같이 구성된 종래 프로그램로직 제어기의 입력 지면회로는 먼저 입력전원단자(a)(b)로 부터 입력되는 일정 직류전압(DC)이 스위치(SW1) 및 저항(R1)을 통해 발광다이오드(LED1)(LED2)를 턴-온시켜 광신호를 조사시킨다. 이때 상기 스위치(SW1) 및 저항(R1)을 통한 입력전원단자(a)(b)의 직류전압(DC)이 일정전압 이하이면 저항(R2)에 의해 발광다이오드(LED1)(LED2)는 오프된다. 일정전압에서 발광다이오드(LED1)(LED2)가 턴-온되면 그의 광신호에 의해 포토트랜지스터(PT1)가 턴-온되고, 이에따라 전원단자(Vcc)의 전압이 상기한 포토트랜지스터(PT1) 및 저항(R3)(R4)을 통해 분압되어 콘덴서(C1)에 일정시간동안 충전된다. 이때 임의의 시간에 콘덴서(C1) 양단에 걸리는 전압은 Vc=Vo(1-e-t/RC)가 된다. 여기서 Vc는 임의의 시간에 콘덴서(C1) 양단에 걸리는 전압이고, Vo는 기준전압(5V)이며 t는 지연시간이다. 따라서 저항(R3)과 콘덴서(C1)의 시정수에 의해 수 msec의 온-딜레이(on-Delay)가 발생한 후 중앙처리장치(CPU)로 입력되어 진다.
그러나 이와같은 종래 프로그램로직 제어기의 입력 지연회로에 있어서, 입력신호 타임이 프로그램로직 제어기의 한스캔타임보다 같거나 클 경우에 입력을 인지하는데 별 문제가 없으나 입력신호가 한스캔타임보다 짧은 경우에는 중앙처리장치에서 미처 입력을 받아들이지 못하는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 감안하여, 기존의 온-딜레이 타임을 제거하고 한스캔타임보다 짧은 입력신호를 정확하게 읽어들일 수 있도록 입력신호를 한스캔타임 이상으로 오프딜레이 시켜 빠른 입력신호 처리를 필요로 하는 프로그램로직 제어기에서 입력신호를 미쳐 감지하지 못하는 현상을 방지하도록 프로그램로직 제어기의 입력오프 지연회로를 안출한 것으로, 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제2도는 본 고안 프로그램로직 제어기의 입력오프 지연회로도로서, 이에 도시한 바와 같이, 스위치(SW1)를 통한 입력전원단자(a)(b)의 직류전압(DC)을 저항(R1)(R2)을 통해 분압하고 그 분압된 전압에 따라 발광다이오드(LED1)(LED2) 및 포토트랜지스터(PT1)가 온-오프제어되어 입력전압을 감지함과 아울러 그 감지한 전압을 일정레벨로 변환하는 입력감지 및 레벨변환부(1)와, 그 입력감지 및 레벨변환부(1)로 부터 변환된 일정레벨의 전압을 콘덴서(C1) 및 가변저항(VR1)의 시정수로 일정시간 지연하는 오프딜레이부(2)와, 상기 레벨변환부(1)로 부터 출력된 전압에 따라 트랜지스터(TR1)(TR2)가 온-오프제어되어 오프딜레이부(2)의 출력전압을 중앙처리장치(CPU)에 전달하는 저항(R5-R8) 및 제너다이오드(ZD1)로 된 오프딜레이 출력부(3)로 구성한다.
이와같이 구성된 본 고안의 작용, 효과를 제2도 내지 제4도를 참조하여 상세히 설명하면 다음과 같다.
먼저 한스캔타임보다 짧은 입력신호가 프로그램로직 제어기의 입력으로 인지되게 하기 위하여 스위치(SW1)를 제3도의 (a)와 같이 턴-온시키면 입력전원단자(a)(b)의 일정직류전압(DC)이 스위치(SW1) 및 저항(R1)을 통해 입력감지 및 레벨변환부(1)의 발광다이오드(LED1)(LED2)를 턴-온시켜 광신호를 조사시키게 된다. 이때 상기 스위치(SW1) 및 저항(R1)를 통한 입력전원단자(a)(b)의 직류전압(DC)이 일정전압 이하이면 저항(R2)에 의해 발광다이오드(LED1)(LED2)는 오프된다.
일정전압에서 입력감지 및 레벨변환부(1)의 발광다이오드(LED1)(LED2)가 턴-온되면 그의 광신호에 의해 포토트랜지스터(PT1)가 턴-온되고, 이에따라 전원단자(Vcc)의 전압이 상기한 포토트랜지스터(PT1)를 통해 오프딜레이부(2)의 콘덴서(C1)에 충전됨과 아울러 온-딜레이타임없이 저항(R4)을 통한 후 제3도의 (b)와 같이 하이전위로 오프딜레이 출력부(3)의 제너다이오드(ZD1)를 통해 트랜지스터(TR1)의 베이스에 인가됨으로써 그 트랜지스터(TR1)가 턴-온된다. 이에따라 전원단자(Vcc)의 전압이 오프딜레이 출력부(3)이 저항(R5)과 상기한 트랜지스터(TR1)를 통해 접지로 바이패스되므로 이와 연결된 트랜지스터(TR2)의 베이스에는 제3도의 (c)와 같이 로우전위 걸려 오프된다. 따라서 전원단자(Vcc)의 전압이 상기한 오프딜레이 출력부(3)의 저항(R8)을 통해 제3도의 (d)와 같이 하이전위로 중앙처리장치(CPU)에 인가된다.
이와같은 상태에서 제3도의 (a)와 같이 스위치(SW1)를 오프시키게 되면 입력감지 및 레벨변환부(1)의 발광다이오드(LED1)(LED2)가 오프됨과 아울러 포토트랜지스터(PT1)가 오프된다. 이에따라 오프딜레이부(2)의 콘덴서(C1)에 충전된 전압(Vc)이 제3도 및 제4도와 같이 가변저항(VR1)을 통해 서서히 방전하게 되고, 아울러 제3도의 (b)와 같이 오프딜레이 출력부(3)의 제너다이오드(ZD1)를 통해 트랜지스터(TR1)를 지연시간(T1) 동안 트랜지스터(TR1)를 계속적으로 턴-온시켜 중앙처리장치(CPU)에 하이전위를 출력하게 된다. 이후 지연시간(T1)이 경과하게 되면 오프딜레이부(2)의 콘덴서(C1)에 충전된 전압(Vc)이 방전특성에 의해 가변저항(VR1)을 통해 제3도 및 제4도와 같이 서서히 저하하다가 제너다이오드(ZD1)의 제너전압(Ez)에 다다르면 트랜지스터(TR1)의 베이스에는 제3도의 (b)와 같이 로우전위가 걸려 오프된다. 따라서 전원단자(Vcc)의 전압이 저항(R5)(R6)을 통해 분압되어 트랜지스터(TR2)의 베이스에 제3도의 (c)와 같이 하이전위로 입력되므로써 그 트랜지스터(TR2)가 턴-온되고, 중앙처리장치(CPU)에는 로우전위가 입력된다. 즉, 오프딜레이부(2)에 구성된 콘덴서(C1)의 충전전압(Vc)이 제너다이오드(ZD1)의 제너전압(Ez)에 다다르는데 걸리는 시간(T1) 만큼 입력전원단자(a)(b)의 입력전원이 지연된다.
여기서 지연시간(T1)은 가변저항(VR1)으로 조정할 수 있고, 상기한 가변저항(VR1)의 값이 크면 지연시간(T1)은 길어진다. 따라서 오프딜레이부(2)의 지연시간(T1)에 의해서 한스캔타임보다 짧은 입력신호를 한스캔타임보다 같거나 크게 지연시킴으로써 짧은 입력신호가 프로그램로직 제어기 입력으로 인지되도록 한다.
이상에서 상세히 설명한 바와 같이 본 고안은 종래의 입력 온-딜레이타임을 제거하고 한스캔보다 짧은 입력신호를 읽어들일 수 있도록 입력신호를 한스캔타임 이상으로 오프딜레이시켜 빠른 입력신호 처리를 필요로 하는 프로그램로직 제어기에 있어서 입력신호를 미쳐 감지하지 못하는 현상을 방지하는 효과가 있다.

Claims (1)

  1. 스위치(SW1)를 통한 입력전압을 입력감지 및 레벨변환부(1)에서 소정레벨로 변환하고, 그 변환된 전압을 일정시간 지연시켜 중앙처리장치에 입력시키는 프로그램로직 제어기의 입력 지연회로에 있어서, 상기 입력감지 및 레벨변환부(1)에서 변환된 일정레벨의 전압을 콘덴서(C1) 및 가변저항(VR1)의 시정수로 일정시간 지연하는 오프딜레이부(2)와, 입력신호 차단시 상기 레벨변환부(1)로 부터 출력되는 방전전압이 제너다이오드(ZD1)의 제너전압(Ez)에 도달때까지 트랜지스터(TR1)(TR2)가 온-오프제어되어 오프딜레이부(2)의 출력전압을 중앙처리장치에 전달하는 오프딜레이 출력부(3)로 구성함을 특징으로 한 프로그램로직 제어기의 입력오프 지연회로.
KR2019910012528U 1991-08-06 1991-08-06 프로그램로직 제어기의 입력오프 지연회로 KR940004364Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910012528U KR940004364Y1 (ko) 1991-08-06 1991-08-06 프로그램로직 제어기의 입력오프 지연회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910012528U KR940004364Y1 (ko) 1991-08-06 1991-08-06 프로그램로직 제어기의 입력오프 지연회로

Publications (2)

Publication Number Publication Date
KR930005354U KR930005354U (ko) 1993-03-22
KR940004364Y1 true KR940004364Y1 (ko) 1994-06-25

Family

ID=19317631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910012528U KR940004364Y1 (ko) 1991-08-06 1991-08-06 프로그램로직 제어기의 입력오프 지연회로

Country Status (1)

Country Link
KR (1) KR940004364Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055709A (ko) * 1997-12-27 1999-07-15 김영환 멀티 전원회로에서의 특정전원 지연 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055709A (ko) * 1997-12-27 1999-07-15 김영환 멀티 전원회로에서의 특정전원 지연 회로

Also Published As

Publication number Publication date
KR930005354U (ko) 1993-03-22

Similar Documents

Publication Publication Date Title
EP0373693B1 (en) Generator of drive signals for transistors connected in a half-bridge configuration
KR890003107A (ko) 저가의 비교기 히스테리시스를 갖는 모터 기동회로
KR920007295A (ko) 충전제어 장치
KR860009533A (ko) 자동 재시동 또는 커트-인 기능을 갖고 있는 모터 제어회로
KR0171713B1 (ko) 전력용 반도체 트랜지스터의 과전류 보호회로
KR900001031B1 (ko) 전기적 제어기
US11671029B2 (en) AC to DC converters
US4558226A (en) Voltage detecting circuit with hysteresis characteristic and high noise immunity
KR940004364Y1 (ko) 프로그램로직 제어기의 입력오프 지연회로
US5309309A (en) Semiconductor protection against high energy transients
US5962845A (en) Drive circuit for photoelectric sensor
US4650986A (en) Electrical control having automatic mode selection
US5557173A (en) Infrared detection circuit
JP3651143B2 (ja) 制御装置の出力回路
US5235265A (en) Multi-level motor load sensing circuit
KR880004338Y1 (ko) 선풍기의 제어장치
SU813756A1 (ru) Пороговое устройство
KR940003085Y1 (ko) 전자조리기의 보호회로
KR950001957Y1 (ko) 피씨비(pcb)자동검사조정기의 방전 및 방전완료 검출회로
KR930011247B1 (ko) 트라이액을 이용한 전압 레귤레이터
KR900005091Y1 (ko) 인버터 회로의 보호회로
JP3309039B2 (ja) インバータ制御装置の過電流保護回路
JPH0537322A (ja) 制御信号の出力回路
KR940001695Y1 (ko) 전자조리기 보호회로
KR900008956Y1 (ko) 마이컴 리세트 안정화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010330

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee