KR940003513Y1

KR940003513Y1 - White balance compensator for tv monitor

Info

Publication number: KR940003513Y1
Application number: KR2019910019915U
Authority: KR
Inventors: 정철태
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1991-11-20
Filing date: 1991-11-20
Publication date: 1994-05-25
Also published as: KR930012569U

Abstract

내용 없음.No content.

Description

Monitor's White Balance Compensation Circuit

제1도는 종래의 모니터 구동회로도.1 is a conventional monitor driving circuit diagram.

제2도는 본고안에 따른 모니터의 화이트 밸런스 보상회로도.2 is a white balance compensation circuit diagram of a monitor according to the present proposal.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 비데오 전치 증폭기 2 : 씨알티1: video preamplifier 2: CALTI

10 : 화이트 밸런스보상부 10-A : 비교기10: white balance compensator 10-A: comparator

본 고안은 모니터의 화이트 밸런스(White Balance)의 보상회로에 관한 것으로, 특히 칼라 모니터에서 각 전극간의 빛이 전도차에 의한 저휘도에서의 화이트 밸런스를 보상하는데 적당하도록 한것이다.The present invention relates to a compensation circuit of a white balance of a monitor. In particular, in a color monitor, the light between each electrode is suitable to compensate for the white balance at low luminance due to a conduction difference.

제1도는 종래의 구성으로서 이에 도시한 바와같이, R, G, B신호를 비데오 전치 증폭기(1)에 인가하고 증폭된 R신호로 씨알티 구동부(40)의 트랜지스터(Q₁-Q₃)를 구동하여 씨알티(2)의 R-K 전극의 전압을 제어하도록 되어있으며 이때 상기 비데오 전치 증폭기(1)의 G 및 B신호도 상기 씨알티 구동부(40)와 같은 구조의 씨알티 구동부(20)(30) 회로를 통해 씨알티(2)의 G-K, B-K를 제어하도록 되어있다.1 shows a conventional configuration, as shown therein, by applying R, G, and B signals to the video preamplifier 1, and converting the transistors Q ₁ -Q ₃ of the STI driver 40 with the amplified R signals. Driving to control the voltage of the RK electrode of the STI 2, wherein the G and B signals of the video preamplifier 1 also have the SIA driver 20 and 30 having the same structure as the STI driver 40. GK and BK of the CALTI (2) are controlled through the circuit.

상기와 같은 회로는 그 동작에 있어서, 비데오 입력신호를 비데오 전치 증폭기(1)에서 전단 증폭하고 버퍼 트랜지스터(Q₁)를 통하여 트랜지스터(Q₂-Q₃)의 캐스코드 접속에 의해 증폭된 신호가 씨알티(2)의 캐소드에 가해지게 된다.In such a circuit, in operation, the video input signal is shear-amplified by the video preamplifier 1 and the signal amplified by the cascode connection of the transistors Q ₂ -Q ₃ through the buffer transistor Q ₁ . It is applied to the cathode of the cialty (2).

그리고 R, G, B 각각의 신호 합성에 의해 화이트 밸런스를 맞추게 되며 이때 상기 비데오 전치 증폭기(1)에서 비데오 신호의 이득을 제어할때에는 먼저 가변저항(VR₁)을 조절하여 적당한 화면의 밝기로 화면을 볼수있게 된다.Then, the white balance is adjusted by synthesizing the signals of R, G, and B. At this time, when controlling the gain of the video signal in the video preamplifier 1, the variable resistor VR ₁ is _first adjusted to display the screen with the appropriate brightness. You will see

그러나 상기와 같은 종래의 회로는 R, G, B를 합성하여 화이트 밸런스를 맞춘후 컬라를 재현하게 되는데 화이트 밸런스를 맞출때에 일정 휘도를 하이(High)에 맞추게 되어 있어서 휘도를 로우로 하였을때 각 전극 즉, R, G, B의 빛의 전도가 일정한 비율로 떨어지지 않으므로 화이트 밸런스(White Balance)가 틀어지는 현상이 생기게 된다.However, in the conventional circuit as described above, a color is reproduced after synthesizing R, G, and B, and the color is reproduced. When the white balance is set, a certain luminance is set to high so that the luminance is set low. Since the conduction of light of the electrodes, ie, R, G, and B, does not drop at a constant rate, the phenomenon of white balance is distorted.

즉, 로우에서는 화이트(White)가 약간 변하게 되므로 종래에는 로우에서 완전한 칼라를 재현할수 없게 된다.That is, white is slightly changed in a row, and thus, conventionally, a full color cannot be reproduced in a row.

이에 따라 본 고안은 상기와 같은 종래 회로의 결함을 감안하여 콘트라스트를 로우하였을대 G단과 B단의 이득을 크게하여 R이 가장 빛의 전도가 좋을 경우의 화이트 밸런스를 맞추도로 안출한 것으로 이를 상세히 설명하면 다음과 같다.Accordingly, the present invention, in view of the defects of the conventional circuit as described above, when the contrast is low, the gain of the G and B stages is increased, so that R is designed to meet the white balance when the light conduction is best. Is as follows.

제2도는 본 고안에 따른 회로도로서 이에 도시한 바와같이 제1도의 종래 회로에 부가하여 콘트라스트 조절 가변저항(VR₁)에 이해 조절되는 전압을 저항(R₂₀)을 통해 비교기(10-A)의 반전단자(-)에 인가하고 상기 비교기(10-A)의 출력으로 트랜지스터(Q₁₀, Q₁₁)를 각기 구동하여 상기 트랜지스터(Q₁₀, Q₁₁)이 에미터를 통해 G-K, B-K 전압 제어 트랜지스터(Q₅, Q₉)의 에미터 저항값을 제어하도록 하여 화이트 밸런스 보상부(10)를 구성한다.FIG. 2 is a circuit diagram according to the present invention. In addition to the conventional circuit of FIG. 1, as shown therein, the voltage controlled by the contrast regulating variable resistor VR ₁ is adjusted through the resistor R ₂₀ of the comparator 10-A. inverting terminal (-) is applied to and by each driving the output transistors (Q _10, Q ₁₁₎ of the comparator (10-a), said transistors (Q _10, Q ₁₁₎ is GK, BK voltage control transistor through the emitter The white balance compensator 10 is configured by controlling the emitter resistance values of Q ₅ and Q ₉ .

상기와 같이 구성되는 본고안의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.Referring to the circuit and operation of the present invention configured as described above in detail as follows.

먼저, 입력된 비데오신호를 비데오 전치 증폭기(1)에서 전단 증폭한후 트랜지스터(Q₁, Q₄, Q₇)의 버퍼 및 캐스코드 증폭회로를 거쳐 R, G, B의 각 전극에 가해지는 R, G, B 각각의 조합에 의해 칼라를 재현하게 되며 콘트라스트 볼륨인 가변저항(VR₁)에 의해 그 이득을 제어할 수 있다.First, the input video signal is shear-amplified by the video preamplifier ₁ , and then R is applied to each electrode of R, G, and B through a buffer and a cascode amplifier circuit of transistors Q ₁ , Q ₄ and Q ₇ . The color is reproduced by a combination of, G, and B, and its gain can be controlled by the contrast resistor VR ₁ .

또한 콘트라스트 하이(High)에서 R, G, B 각각의 조합에 의해 화이트(White)를 맞춘 상태에서 콘트라스트를 로우로 하였을 때 화이트가 변하는 것을 막기 위한 작용을 하는 것이 화이트 밸런스 보상부(10)로서 콘트라스트를 로우로 하였을때 비교기(10-A)로 부터의 반전된 출력이 트랜지스터(Q₁₀, Q₁₁)에 가해져서 상기 트랜지스터(Q₁₀, Q₁₁)를 온시킴에 따라 저항(R₁₂, R₁₄)(R₁₇, R₁₈)에 병렬 합성에 의해 그 합성 저항값이 작아져서 G단과 B단의 이득을 크게하여 R이 가장 빛의 전도가 좋을경우의 화이트 밸런스를 맞추게 된다.In addition, the white balance compensator 10 serves to prevent the white from changing when the contrast is set low by the combination of R, G, and B at high contrast. so applied to the comparator (10-a) of the output transistor (Q _10, Q ₁₁₎ inversion of from when the low according to Sikkim turning on the transistor (Q _10, Q ₁₁₎ resistance (R _12, R ₁₄ By combining R (R ₁₇ , R ₁₈ ), the combined resistance decreases, and the gain of the G and B stages is increased to achieve the white balance where R has the best light conduction.

또한 비교기(10-A)를 통하여 기준정압(Vref)이하에서 콘트라스트를 조절하는 가변저항(VR₁)의 가변에 의해 트랜지스터(Q₁₀, Q₁₁)의 전류를 제어하여 로우(LOW)에서 화이트 밸런스를 적절하게 맞출수 있게 된다.In addition, the white balance is controlled from low to low by controlling the current of transistors Q ₁₀ and Q ₁₁ by varying the variable resistor VR ₁ controlling the contrast below the reference constant voltage Vref through the comparator 10-A. Can be adjusted accordingly.

이상에서와 같이 본고안은 콘트라스트를 로우로 하였을대 G단과 B단의 이득을 크게하여 R이 가장 빛의 전도가 좋을 경우의 화이트 밸런스를 맞추게 된다.As described above, when the contrast is set low, the gain of the G stage and the B stage is increased to achieve a white balance where R has the best light conduction.

Claims

R, G, B signals and contrast control signals are applied to the video preamplifier (1), and the amplified R, G, B signals are applied to the monitor driving circuit for controlling the voltages of the RK, GK, and BK electrodes of the STI (2). In contrast, the contrast control signal is compared with a constant reference voltage Vref in the comparator 10-A to increase the gain for the GK and BK voltages of the CALTI 2 when the contrast falls below a certain value. And a white balance compensator (10) for conducting light to achieve the best white balance.