KR940003041Y1 - Blanking circuit for monitor - Google Patents
Blanking circuit for monitor Download PDFInfo
- Publication number
- KR940003041Y1 KR940003041Y1 KR2019880019456U KR880019456U KR940003041Y1 KR 940003041 Y1 KR940003041 Y1 KR 940003041Y1 KR 2019880019456 U KR2019880019456 U KR 2019880019456U KR 880019456 U KR880019456 U KR 880019456U KR 940003041 Y1 KR940003041 Y1 KR 940003041Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- gate
- blanking
- monitor
- vertical
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안 장치의 회로도.1 is a circuit diagram of the device of the present invention.
제2a-d도는 본 고안 장치의 각부 동작파형도.Figure 2a-d is the operation waveform diagram of each part of the device of the present invention.
제3도는 종래 모니터의 귀선 소거장치 회로도.3 is a circuit cancellation circuit diagram of a conventional monitor.
제4a,b도는 종래 장치를 설명하기 위한 파형도.4A and 4B are waveform diagrams for explaining the conventional apparatus.
본 고안은 모니터의 귀선 소거장치에 관한 것으로서 특히, 영상입력이 연결된 베이스를 갖는 트랜지스터의 콜렉터는 AND게이트의 일측입력에 연결하고, 수직출력부의 출력과 FBT의 2차코일이 연결된 OR게이트의 출력은 트랜지스터를 통하여 AND게이트의 타측입력에 연결하여 된 모니터의 귀선 소거장치에 관한 것이다.The present invention relates to a blanking device of a monitor, and in particular, a collector of a transistor having a base connected to an image input is connected to one input of an AND gate, and an output of an OR gate having a secondary coil of FBT and an output of a vertical output part A blanking device for a monitor connected to the other input of an AND gate through a transistor.
종래의 모니터에 있어서의 귀선 소거장치는 제3도에 도시된 바와같이 수직출력IC(31)의 출력은 저항(R1)과 다이오드(D1)를 통해 영상회로(32)의 입력에 연결하여서된 것으로서 수직출력IC(31)로부터의 소정펄스폭(t1)을 갖는 제4b도와 같은 귀선 소거신호 파형이 출력되면 저항(R1)에 의해 소정레벨로 전압이 조절되고, 다이오드(D1)에 의해 소정레벨 이상만 통과되어 영상회로(32)에 가해지게 된다.In the conventional blanking apparatus of the monitor, as shown in FIG. 3, the output of the vertical output IC 31 is connected to the input of the image circuit 32 through the resistor R1 and the diode D1. When the blanking signal waveform shown in FIG. 4B having the predetermined pulse width t1 from the vertical output IC 31 is outputted, the voltage is adjusted to a predetermined level by the resistor R1, and the diode D1 or higher. Only the light is passed to the image circuit 32.
다시 말해서 제4b도는 귀선 소거신호인데 수직주파수에 따라 달라져도 수직출력IC(31)로부터 항상 일정한 펄스폭(t1)을 갖는 귀선 소거신호가 출력되므로 수직주파수에 따라 펄스폭을 자동조절할수 없고, 제4a도와 같은 영상신호는 사용자가 프로그램을 조작하여 펄스폭(t2)을 마음대로 조절할수 있어 영상신호의 펄스폭(t2)이 귀선 소거신호의 펄스폭(t1)보다 작도록 조절되면 영상신호 펄스폭(t3)의 일부를 귀선 소거시켜 버리게 되어 화면의 일부가 단절되는 단점이 있다.In other words, FIG. 4B is a blanking signal, but since the blanking signal having a constant pulse width t1 is always output from the vertical output IC 31 even if it is dependent on the vertical frequency, the pulse width cannot be automatically adjusted according to the vertical frequency. A video signal such as a diagram can be arbitrarily adjusted by a user by operating a program. When the pulse width t2 of the video signal is adjusted to be smaller than the pulse width t1 of the blanking signal, the video signal pulse width t3 Part of the screen is disconnected.
본 고안은 이와같은 종래의 단점을 해결하기 위하여 영상입력단자에 베이스가 연결된 트랜지스터의 콜렉터를 AND게이트의 일측입력에 연결하고, 수직출력부의 출력이 미분기를 통해 연결되고 FBT의 2차 코일이 OR게이트를 통해 베이스에 연결된 수평 및 수직귀선 소거신호 검출용 트랜지스터의 에미터는 AND게이트의 타측입력에 연결하여 모니터의 화면에 나타나는 영상이나 글자의 짤림을 방지하므로서 완벽한 영상 및 글자를 재생시킬수 있도록한 모니터의 귀선 소거장치를 제공하는 것을 목적으로 하며, 이하 첨부된 도면을 참조하여 본 고안의 구성 및 작용효과를 상세히 설명하면 다음과 같다.The present invention connects the collector of the transistor connected to the base of the image input terminal to one side of the AND gate, the output of the vertical output is connected through the differentiator, and the secondary coil of the FBT is OR gate to solve the conventional disadvantage The emitter of the horizontal and vertical retrace cancellation signal detection transistor connected to the base through the AND is connected to the other input of the AND gate to prevent the cutting of the image or letters appearing on the screen of the monitor, so that the perfect image and letters can be reproduced. An object of the present invention is to provide an erasing device, and the configuration and operation and effect of the present invention are described in detail below with reference to the accompanying drawings.
제1도에 의하면 본 고안 장치는 영상신호의 반전을 위한 인버터(8)와, 수직편향신호를 미분하는 미분기(6)와, 미분신호와 FBT(4)의 플라이백 펄스로부터 수직/수평귀선 소거신호를 출력시키는 OR게이트(7)와, 상기OR게이트(7)의 귀선소거신호 출력을 위한 스위칭부(9)와, 상기 인버터(8)의 반전 영상신호와 스위칭부(9)의 귀선소거 신호를 비교하여 영상출력부(2)에 최종 귀선소거 신호를 공급하기 위한 AND게이트(5)로 구성된 것으로 1은 영상입력부, 3은 수직출력부, L1은 수직편향코일, B1+, B2+는 전원, R1 내지 R7은 저항, D1및 D2는 다이오드, Q1 및 Q2는 트랜지스터, C1은 콘덴서이다.According to FIG. 1, the inventive device cancels vertical / horizontal retrace from an inverter 8 for inverting an image signal, a differentiator 6 for differentiating a vertical deflection signal, and a flyback pulse of the differential signal and the FBT 4. OR gate 7 for outputting a signal, a switching unit 9 for outputting a blanking signal of the OR gate 7, an inverted image signal of the inverter 8 and a blanking signal of the switching unit 9. Is composed of an AND gate 5 for supplying the final blanking signal to the image output unit 2, where 1 is an image input unit, 3 is a vertical output unit, L1 is a vertical deflection coil, and B1 + and B2 + are power supplies. , R1 to R7 are resistors, D1 and D2 are diodes, Q1 and Q2 are transistors, and C1 is a capacitor.
이와같은 구성으로 된 본 고안 장치의 작용효과를 제2a-d도를 참조하여 설명하면,수직출력부(3)와 수직편향코일(L1)에 의해 수직편향을 하여 콘덴서(C1)를 통해 제2a도와 같은 파형을 출력하게 되면 저항(R5,R6)에 의해 파형의 레벨이 결정되어 OR 게이트(7)의 다이오드(D1)를 통해 트랜지스터(Q2)의 베이스에 인가되면 트랜지스터(Q2)가 동작함에 따라 트랜지스터(Q2)의 에미터는 제2b도와 같은 파형이 출력되어 수직귀선 소거신호를 만들게 되고, 수평신호는 FBT(4)에서 플라이백 펄스가 발생되어 OR게이트(7)의 다이오드(D2) 및 트랜지스터(Q2) 를 통해 제2b도와 동일한 파형의 수평귀선 소거신호가 만들어지며, 트랜지스터(Q1)에서는 영상입력부(1)로부터 입력되는 영상신호를 받아 제2d도와 같이 반전시기게 된다.Referring to the operation effect of the device of the present invention having such a configuration with reference to Figures 2a-d, the vertical output portion 3 and the vertical deflection coil (L1) by the vertical deflection through the capacitor (C1) 2a When outputting a waveform like a diagram, the level of the waveform is determined by the resistors R5 and R6. When the waveform is applied to the base of the transistor Q2 through the diode D1 of the OR gate 7, the transistor Q2 operates. The emitter of the transistor Q2 outputs a waveform as shown in FIG. 2b to generate a vertical retrace signal, and a horizontal signal generates a flyback pulse at the FBT 4 so that the diode D2 of the OR gate 7 and the transistor ( Through the Q2), the horizontal retrace cancellation signal having the same waveform as that of FIG. 2B is generated, and the transistor Q1 receives an image signal input from the image input unit 1 and inverts it as shown in FIG. 2D.
따라서 AND게이트(5)에서는 입력단자에 입력되는 제2b,c도와 같은 영상신호 및 귀선소거신호를 받아 제2d도와 같은 파형을 출력하여 영상출력부(2)에 입력시키게 되는데 이때 귀선 소거신호인 제2b도와 같은 파형의 펄스폭의 영상신호인 제2c도와 같은 파형의 펄스폭보다 매우 크기 때문에 AND게이트(5)를 거치지 않고 직접 가해질 경우 영상신호를 펄스폭(t1과 t2)만큼 재생을 못시기게 되는데 본 고안에서는 AND게이트(5)를 설치하므로서 제2d도와 같은 완벽한 파형이 영상출력부(2)에 입력되어 완전한 영상이 재생되게 된다.Therefore, the AND gate 5 receives a video signal and a blanking signal as shown in FIGS. 2b and c, which are input to the input terminal, and outputs a waveform as shown in FIG. 2d to the video output unit 2. It is much larger than the pulse width of the waveform of 2c, which is the pulse width of the waveform of 2b, so that the video signal cannot be reproduced by the pulse widths t1 and t2 when directly applied without going through the AND gate 5. In the present invention, by installing the AND gate 5, a perfect waveform as shown in FIG. 2d is input to the image output unit 2 so that a complete image is reproduced.
이상에서 설명한 바와같이 본 고안 장치는 수직귀선 소거신호가 수평귀선 소거신호를 겸하므로서 모니터의 화면상에 나타나는 화상 및 글자를 완벽하게 재생시킬수 있다.As described above, the device of the present invention can perfectly reproduce the image and the text appearing on the screen of the monitor since the vertical blanking signal also serves as the horizontal blanking signal.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880019456U KR940003041Y1 (en) | 1988-11-30 | 1988-11-30 | Blanking circuit for monitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880019456U KR940003041Y1 (en) | 1988-11-30 | 1988-11-30 | Blanking circuit for monitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900011077U KR900011077U (en) | 1990-06-04 |
KR940003041Y1 true KR940003041Y1 (en) | 1994-05-11 |
Family
ID=19281700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880019456U KR940003041Y1 (en) | 1988-11-30 | 1988-11-30 | Blanking circuit for monitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940003041Y1 (en) |
-
1988
- 1988-11-30 KR KR2019880019456U patent/KR940003041Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900011077U (en) | 1990-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900019002A (en) | Combination circuit | |
KR930015892A (en) | Contour Compensator | |
KR940003041Y1 (en) | Blanking circuit for monitor | |
KR920003742A (en) | Video signal average luminance level detection device | |
US4234892A (en) | AGC Circuit responsive to intermediate gray level in video signal | |
KR900004167A (en) | Blanking circuit of TV receiver | |
US5243454A (en) | Liquid crystal display device having correcting means | |
KR850003999A (en) | Vertical Contour Compensator | |
EP0398598A3 (en) | Horizontal deflection circuits | |
KR850002195A (en) | Video signal compression device | |
GB1493464A (en) | High voltage protection circuit | |
KR970068481A (en) | Jamming Sawtooth Generator for Deflection Device | |
KR860000257B1 (en) | Synchronizing signal changing circuit | |
KR970025038A (en) | TV's video signal processing device | |
KR850002199A (en) | Keying pulse generator | |
KR920007137Y1 (en) | Limit circuit of vertical size signal | |
KR920015941A (en) | Test circuit of display device | |
KR950000441Y1 (en) | Clamping circuit for multi-mode monitor | |
KR930003687A (en) | Video camera | |
JP3660062B2 (en) | Analog blanking pulse generator | |
KR910000107Y1 (en) | Audio muting circuit | |
KR910008284Y1 (en) | Vertical retrace line voltage generation device | |
KR950007405A (en) | Scanning speed modulation circuit of television receiver | |
KR940008412A (en) | Television receiver with auxiliary video clamp | |
KR950004997A (en) | Horizontal Blanking Signal Correction Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030331 Year of fee payment: 10 |
|
EXPY | Expiration of term |