KR940002983Y1 - Discharge protecting circuit for a television receiver - Google Patents
Discharge protecting circuit for a television receiver Download PDFInfo
- Publication number
- KR940002983Y1 KR940002983Y1 KR2019930010920U KR930010920U KR940002983Y1 KR 940002983 Y1 KR940002983 Y1 KR 940002983Y1 KR 2019930010920 U KR2019930010920 U KR 2019930010920U KR 930010920 U KR930010920 U KR 930010920U KR 940002983 Y1 KR940002983 Y1 KR 940002983Y1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- circuit
- television receiver
- reset
- cathode ray
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 의한 텔레비전수상기의 일예를 도시한 계통도.1 is a schematic diagram showing an example of a television receiver according to the present invention.
제2도는 리세트회로의 접속도.2 is a connection diagram of the reset circuit.
제3도는 그 동작설명을 위한 파형도.3 is a waveform diagram for explaining the operation thereof.
제4도는 본 고안의 요부인 방전보호회로의 일예를 도시한 접속도.4 is a connection diagram showing an example of a discharge protection circuit which is a main part of the present invention.
제5도는 그 동작설명을 위한 접속도.5 is a connection diagram for explaining the operation thereof.
제6도는 본 고안의 설명을 위한 텔레비전수상기의 일예를 도시한 계통도.6 is a schematic diagram showing an example of a television receiver for explaining the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
5,6,11 : 제1~제3의 디지탈신호처리회로 10 : 텔레비전수상기5,6,11: first to third digital signal processing circuits 10: television receivers
20 : 센터콘트롤유니트(CCU) 30 : 방전보호회로20: center control unit (CCU) 30: discharge protection circuit
31 : 리세트회로 40 : 방전검출회로31: reset circuit 40: discharge detection circuit
PD: 제어펄스P D : Control pulse
본 고안은 세트내에 내장된 마이크로컴퓨터로부터 송출되는 화상조정데이터에 따라서 각종 화상상태를 세트할수 있도록 한 텔레비전수상기의 방전보호회로에 관한 것이다.The present invention relates to a discharge protection circuit of a television receiver which can set various image states in accordance with image adjustment data sent from a microcomputer embedded in a set.
텔레비전수상기에 마이크로콤퓨터를 내장하고, 여기서 송출된 화상조정데이터에 따라서, 색체, 색상, 콘트라스트, 휘도 등의 제어를 초기화하는 동시에, 사용자의 기호에 따라 이들 화상조정데이타를 자유로이 조정할수 있으면 매우 편리하다.It is very convenient to incorporate a microcomputer in a television receiver and to initialize the control of color, color, contrast, brightness, etc. according to the image adjustment data sent out here, and to freely adjust these image adjustment data according to the user's preference. .
이와 같은 목적을 실현하는데는, 예를들면 제6도에 도시한 바와 같이 텔레비전수상기(10)를 구성하면 된다.In order to realize such an object, for example, as shown in FIG. 6, the television receiver 10 may be configured.
다만, 이 예는 디지탈적으로 비디오신호를 처리하는 것에 적용한 경우이다.However, this example is applied to digitally processing a video signal.
제6도에 있어서, 안테나(1)에서 급전된 비디오신호는 아날로그비디오 신호처리회로(6)에 공급된다. 이 처리회로(2)는 튜너, 영상중간주파증폭기(VIF), 음성중간주파증폭기(SIF)를 내장한다. 채널의 선국(選局)는 선국용의 마이크로컴퓨터(3)에 의해 전자적으로 이루어진다. (4)는 코맨더(도시하지 않음)로부터의 제어신호를 수광(受光)하는 수 광소자이다.In FIG. 6, the video signal fed from the antenna 1 is supplied to the analog video signal processing circuit 6. As shown in FIG. This processing circuit 2 incorporates a tuner, an image intermediate frequency amplifier (VIF), and an audio intermediate frequency amplifier (SIF). Tuning of channels is done electronically by the microcomputer 3 for tuning. Reference numeral 4 denotes a light receiving element for receiving a control signal from a commander (not shown).
처리회로(2)에서 얻어진 비디오신호는 제1의 디지탈비디오신호처리회로(5)에 공급된다. 이 처리회로(5)는 휘도신호계의 처리회로로서, A/D변환기, 감마보정등의 프로세서처리회로, 매트릭스회로, D/A변환기 등을 포함한다. 디지탈화된 휘도신호, 색신호, 복합동기신호는 제2의 디지탈신호처리회로(6)에 공급된다.The video signal obtained by the processing circuit 2 is supplied to the first digital video signal processing circuit 5. This processing circuit 5 is a processing circuit of a luminance signal system and includes an A / D converter, a processor processing circuit such as gamma correction, a matrix circuit, a D / A converter and the like. The digitalized luminance signal, color signal, and composite synchronization signal are supplied to the second digital signal processing circuit 6.
이 처리회로(6)에는 색복조계(色復調系) 및 각종 화상처리회로계가 배설되며, 여기서 색복조가 이루어지는 동시에,색채 .색상, 콘트라스트, 휘도등의 화상처리가 실행된다.This processing circuit 6 is provided with a color demodulation system and various image processing circuit systems, where color demodulation is performed and image processing such as color, color, contrast, and luminance is performed.
화상처리된 한쌍의 디지탈색차(色差)신호는 제2의 처리회로(6)에 전송되어, 이로부터, R, G, B의 각 아날로그 원색신호가 형성되고, 이것이 영상앰프(7)를 통해 음극선관(8)에 공급된다.A pair of image processed digital color difference signals are transmitted to the second processing circuit 6, from which analog primary color signals of R, G, and B are formed, which are transmitted through the image amplifier 7 to the cathode ray. It is supplied to the tube (8).
디지탈동기신호는 또한 제3의 디지탈신호처리회로(11)에 공급된다. 이 처리회로(11)는 주로 수평, 수직편향용의 신호를 형성하기 위한 것으로서, 이로부터 얻어진 편향신호는 각각 앰프(12), (13)을 통해 편향장치(14)에 공급된다. 또, 앰프(12)의 출력은 고압발생회로(15)에 공급되고, 그 고압전압이 애노드단자(!6)에 공급된다.The digital synchronous signal is also supplied to the third digital signal processing circuit 11. This processing circuit 11 is mainly for forming signals for horizontal and vertical deflection, and the deflection signals obtained therefrom are supplied to the deflection device 14 through the amplifiers 12 and 13, respectively. The output of the amplifier 12 is supplied to the high voltage generating circuit 15, and the high voltage is supplied to the anode terminal! 6.
이 수상기(10)에는 또한 마이크로콤퓨터를 내장한 센터콘트롤유니트(CCU)(20)가 설치되면, 이에 부수하여 설치된 메모리(예를들면 EEP·ROM)(23)의 데이터가 CCU(20)로부터의 지령에 따라서, 데이터버스(24)를 통해 CCU(20) 및 제2, 제3의 처리회로(6), (11)에 공급된다. 이로써 메모리(23)의 데이터에 따라서 제2, 제3의 처리회로(6), (11)의 각종 조정데이터가 초기화되는 동시에, CCU(20)를 통해 얻어진 외부로부터의 콘트롤신호에 따라서 그 데이터가 미조정(微調整)된다.When the center control unit (CCU) 20 having a microcomputer is installed in the receiver 10, the data of the memory (e.g., EEP / ROM) 23, which is additionally installed therefrom, is stored from the CCU 20. According to the instruction, it is supplied to the CCU 20 and the second and third processing circuits 6 and 11 via the data bus 24. This initializes the various adjustment data of the second and third processing circuits 6 and 11 in accordance with the data of the memory 23 and at the same time the data in accordance with a control signal from the outside obtained through the CCU 20. It is fine-tuned.
그러므로, 이 CCU(20)에는 수광소자(21)가 배설되며, 외부로부터의 리모트콘트롤 신호에 의해 조정데이터(원하는 조정용의 데이터)의 세팅이 행해진다.Therefore, the light receiving element 21 is disposed in this CCU 20, and setting of adjustment data (desired adjustment data) is performed by a remote control signal from the outside.
그런데, 이와 같은 텔레비전수상기(10)에 CCU(20)를 설치하고, 이것에 포함되는 마니크로콤퓨터에 의해 화상조정을 할 경우에는 음극선관(8)의 방전에 의해 생기는 방전펄스가 CCU(20)나 제2, 제3의 처리회로(6), (11)에 전원라인, 신호라인 등을 통해 침입하여 처리회로(6), (11)내의 레지스터의 초기화 데이터나 조정후의 데이터, 또는 메모리(23)의 데이터가 이 방전펄스에 의해 변경된 염려가 있다.By the way, when the CCU 20 is installed in the television receiver 10 and the image adjustment is performed by the microcomputer included therein, the discharge pulse generated by the discharge of the cathode ray tube 8 is the CCU 20. (B) intrusion into the second and third processing circuits 6 and 11 through a power supply line, a signal line, or the like, and initialization data of the registers in the processing circuits 6 and 11, data after adjustment or memory 23 ) Data may be changed by this discharge pulse.
이 상태를 방치하면 화상처리데이터가 틀린 데이터로 되어 있으므로 음극선관(8)에 표시되는 화상이 교란되어 버린다.If the state is left in this state, the image processing data is wrong data, so the image displayed on the cathode ray tube 8 is disturbed.
본 고안은 이와 같은 문제점을 해결한 것으로서, 음극선관의 방전에 의해 방전펄스가 발생해도 레지스터나 메모리의 데이터가 변경되지 않도록 하여, 안정된 화상이 항상 영출(映出)되도록 한 것이다.The present invention solves such a problem, so that even if a discharge pulse is generated by the discharge of the cathode ray tube, the data of the register or the memory is not changed, so that a stable image is always drawn out.
그러므로, 본 고안에서는 제1도에 도시한 바와 같이 방전보호회로(30)를 설치하고, 방전이 발생했을 때에는 그 제어펄스 PD로 최소한 CCU(20), 이 예에서는 이 밖에 제2, 제3의 처리회로(6), (11)의 레지스터를 리세트한다. 방전의 소실로서 그 리세트 상태는 즉시 해체된다.Therefore, in the present invention, as shown in FIG. 1, the discharge protection circuit 30 is provided, and when discharge occurs, the control pulse P D is at least the CCU 20, in this example, the second and the third ones. The registers of the processing circuits 6 and 11 are reset. As the discharge is lost, the reset state is immediately dismantled.
이와같이 하면, 방전개시와 동시에 CCU(20), 제2, 제3의 처리회로(6), (11)의 레지스터는 리세트되며, 방전 정지와 동시에 그 리세트가 해제되므로, 원래의 조정데이터가 복귀하여 화상은 거의 교란되는 일이 없다.In this way, the registers of the CCU 20, the second and third processing circuits 6, 11 are reset at the same time as the discharge is started, and the reset is released at the same time as the discharge is stopped. It is returned and the image hardly disturbs.
다음에, 본 고안의 일실시예에 대하여 도면에 따라서 상세히 설명한다.Next, an embodiment of the present invention will be described in detail with reference to the drawings.
제1도는 본 고안에 의한 텔레비전수상기(10)에 일예를 도시한 계통도로서, 방전보호회로(30)는 리세트회로(31)와 방전검출회로(40)로 구성된다.FIG. 1 is a system diagram showing an example of the television receiver 10 according to the present invention, wherein the discharge protection circuit 30 includes a reset circuit 31 and a discharge detection circuit 40. As shown in FIG.
리세트회로(31)는 CCU(20), 제2, 제3의 디지탈신호처리회로(6), (11)에 대한 리세트신호를 얻기위한 회로로서, 이것은 제2도에 도시한 바와 같이 전원+B의 라인과 병렬로 정전압 다이오드(32)와, 저항기(33)와의 직렬회로가 접속되고, 정전압 다이오드(32)와 저항기(33)와의 접속점에 제1의 트랜지스터 Q1가 접속되며, 그 콜렉터에 제2의 트랜지스터 Q2가 접속되고, 그 콜렉터에서 출력단자(34)가 도출된다. 전원라인에는 세트의 전원스위치 SW가 접속된다.The reset circuit 31 is a circuit for obtaining reset signals for the CCU 20, the second and third digital signal processing circuits 6, 11, which is a power supply as shown in FIG. The series circuit of the constant voltage diode 32 and the resistor 33 is connected in parallel with the line of + B, and the first transistor Q 1 is connected to the connection point between the constant voltage diode 32 and the resistor 33, and the collector thereof. The second transistor Q 2 is connected to the output terminal 34 from the collector. The power switch SW of the set is connected to the power line.
스위치 SW를 온으로 하면, a점의 전압VA는 제3도 A와 같이 상승하며,b점의 전압VB(제3도)이 트랜지스터 Q1의 베이스·에미터간 동작전압 이상으로 되면 이 트랜지스터 Q1가 온으로 되어 콜렉터전압VC는 제3b도와 같이 되고, 이로써 제2의 트랜지스터 Q2가 온으로되어 단자(34)에는 제3c도에 나타낸 펄스, 즉 리세트펄스PR가 얻어진다.When the switch SW is turned on, the voltage V A at point a rises as shown in FIG. 3A, and when the voltage V B (FIG. 3) at point b is equal to or greater than the base-emitter operating voltage of transistor Q 1, the transistor V Q 1 is turned on so that the collector voltage V C becomes as shown in FIG. 3b. Thus, the second transistor Q 2 is turned on to obtain the pulse shown in FIG. 3c, that is, the reset pulse P R at the terminal 34.
이 리세트펄스 PR는 제1도에 도시한 바와 같이 CCU(20), 제2, 제3의 디지탈 신호처리회로(6), (1)에 공급되어서, 리세트펄스 PR가 상승되기까지의 동안에 이들에의 전원공급이 금지된다. 이로써, 이들 회로(20), (6), (11)의 전원투입시에 있어서의 오동작이 회피된다.This reset pulse P R is supplied to the CCU 20, the second and third digital signal processing circuits 6 and 1 as shown in FIG. 1 until the reset pulse P R is raised. During this period, the supply of power to them is prohibited. As a result, malfunctions when the power supply of these circuits 20, 6 and 11 are turned on are avoided.
제4도는 본 고안에 의한 방전보호회로(30)를 구성하는 방전검출회로(40)의 일예를 도시한 것으로서, 음극선관(8)의 방전상태는 고압발생회로(15)에서 검출한 경우이다.4 shows an example of the discharge detection circuit 40 constituting the discharge protection circuit 30 according to the present invention, wherein the discharge state of the cathode ray tube 8 is detected by the high voltage generating circuit 15.
고압발생회로(15)는 주지하는 바와 같이 플라이백트랜스(FBT)(35)를 포함하고, 그 2차 출력이 다이오드 D에 의해 정류되어 단자(17)에는 소정의 고압전압 HV이 얻어진다. 이 출력단자(17)에는 포커스조정용의 저항기(36)가 설칠되는 동시에, 이것과 직렬로 방전검출용의 저항기(37)가 접속되며, 그 접속중점 q에는 음극선관(8)의 방전에 의해, 예를들면 제5a도에 도시한 바와 같은 방전펄스 PP가 얻어진다.The high voltage generation circuit 15 includes a flyback transformer (FBT) 35 as is well known, and its secondary output is rectified by the diode D to obtain a predetermined high voltage HV at the terminal 17. A resistor 36 for focus adjustment is attached to this output terminal 17, and a resistor 37 for discharge detection is connected in series with this, and at the connection point q by the discharge of the cathode ray tube 8, For example, discharge pulse P P as shown in FIG. 5A is obtained.
이 방전펄스 PP는 콘덴서 C를 통해 저항기 R1, R2로 이루어진 분압회로(41)에서 소정치까지는 분압되는 동시에 이것이 제어용 트랜지스터 Q3에 공급된다. 이 트랜지스터 Q3의 콜렉터에서 출력단자(43)가 도출되며, 방전에 의해 제5b도에 도시한 제어펄스 PD가 얻어진다. 제어펄스 PD는 리세트펄스 PR와 함께 CCU(20) 제2, 제3의 디지탈신호처리회로(6), (11)에 각각 공급된다.The discharge pulse P P is divided up to a predetermined value in the voltage dividing circuit 41 made up of the resistors R 1 and R 2 via the capacitor C and supplied to the control transistor Q 3 . The output terminal 43 is derived from the collector of this transistor Q 3 , and the discharge control pulse P D shown in FIG. 5B is obtained. The control pulse P D is supplied to the second and third digital signal processing circuits 6 and 11 of the CCU 20 together with the reset pulse P R , respectively.
분압회로(41)는 방전펄스(그 파고치는 수십 V~수백, V, 때로는 수천 V)PP가 생겼을 때만 제어펄스 PD가 출력되며, 그 이외의 펄스성 노이즈에 의해 제어펄스 PD가 출력되지 않도록 하기 위한 오동작 방지용으로서 기능한다.Voltage dividing circuit 41 includes a discharge pulse (its wave height value is several tens V ~ hundreds, V, and sometimes several thousand V) P P becomes the control pulse P D output only occurs, the control pulse P D is output by the pulse property noise other than that It serves as a function for preventing malfunctions.
따라서, 방전이 일어나면,제어펄스 PD가 전술한 회로(20), (6),(11)에 동시에 공급되므로, 이들 회로는 리세트상태로 강제적으로 제어되고, 방전펄스 PP에 의해 레지스터나 ROM(23)의 데이터가 잘못하여 변경되는 일은 없다.Therefore, when discharge occurs, the control pulses P D are simultaneously supplied to the above-described circuits 20, 6, and 11, so that these circuits are forcibly controlled in the reset state, and the discharge pulses P P register or The data of the ROM 23 is not changed accidentally.
음극선관(8)의 방전이 정지되면, 제어펄스 PD는 즉시 소실되며,이로써 CCU(20), 제2, 제3의 디지탈신호처리회로(6), (11)의 리세트상태가 해제되므로, 리세트 해제 후는 프리세트된 각종 화상처리데이터로 방전개시전의 화상이 재현된다.When the discharge of the cathode ray tube 8 is stopped, the control pulse P D is immediately lost, thereby releasing the reset states of the CCU 20, the second and third digital signal processing circuits 6, 11; After the reset is released, the image before the start of discharge is reproduced by various preset image processing data.
그러므로, 방전에 의해 화상이 교란되는 일은 없다.Therefore, the image is not disturbed by the discharge.
그리고, 방전펄스 PP는 전원인으로부터 검출해도 된다.The discharge pulse P P may be detected from the power source.
이상 설명한 바와 같이, 본 고안에 의하면 음극선과(8)의 방전이 개시되면 즉시 방전펄스 PP에 의해 영향을 받는 회로처리계, 즉 CCU(20), 제2, 제3의 디지탈신호처리회로(6), (11)가 리세트되고, 방전정지 후는 이 리세트 상태가 신속히 자동복귀되므로 방전에 의해 이들 회로처리계의 화상처리데이터가 변경될 염력가 없게 되어서 화상의교란을 확실히 일소할 수있다.As described above, according to the present invention, when the discharge of the cathode ray 8 is started, the circuit processing system immediately affected by the discharge pulse P P , that is, the CCU 20, the second and third digital signal processing circuits ( 6) and (11) are reset, and after the discharge is stopped, the reset state is automatically automatically restored, so that there is no possibility of changing the image processing data of these circuit processing systems due to discharge, so that disturbance of the image can be reliably eliminated. .
따라서, 본 고안은 전술한 바와 같이 CCU(20)에 내장된 CPU를 통해 화상처리데이터가 주어지는 텔레비전 수상기에 적용하기에 매우 적합하다.Therefore, the present invention is very suitable for application to a television receiver to which image processing data is given through a CPU built in the CCU 20 as described above.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930010920U KR940002983Y1 (en) | 1984-10-07 | 1993-06-21 | Discharge protecting circuit for a television receiver |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59-219,956 | 1984-10-07 | ||
| JP59219956A JPS6199477A (en) | 1984-10-19 | 1984-10-19 | Discharge protecting circuit |
| KR1019850007365A KR860003725A (en) | 1984-10-19 | 1985-10-07 | Discharge protection circuit |
| KR2019930010920U KR940002983Y1 (en) | 1984-10-07 | 1993-06-21 | Discharge protecting circuit for a television receiver |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850007356A Division KR860003466A (en) | 1984-10-27 | 1985-10-07 | Combustion controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940002983Y1 true KR940002983Y1 (en) | 1994-05-06 |
Family
ID=27330381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930010920U KR940002983Y1 (en) | 1984-10-07 | 1993-06-21 | Discharge protecting circuit for a television receiver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002983Y1 (en) |
-
1993
- 1993-06-21 KR KR2019930010920U patent/KR940002983Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870492A (en) | Television receiver having automatically programmable skip channel list | |
| KR100202340B1 (en) | Data entry apparatus | |
| GB2130839A (en) | Digital television receiver with analog-to-digital converter having time multiplexed gain | |
| US4126816A (en) | High voltage protection circuit | |
| EP0141445B1 (en) | Stand-alone functional apparatus comprising a micro-computer | |
| KR940002983Y1 (en) | Discharge protecting circuit for a television receiver | |
| US5200829A (en) | Contrast beam current limiting arrangement with secondary brightness beam current limiting provisions | |
| EP0185503B1 (en) | Digital scan converters | |
| US4543614A (en) | Video sync validity detector | |
| CA1243396A (en) | Discharge protecting circuit for a television receiver | |
| US4067048A (en) | Automatic beam current limiter | |
| GB1598591A (en) | Brightness control circuit with predictable brightness control range | |
| CA1214863A (en) | On-screen display | |
| US4544954A (en) | Television receiver with high voltage protection circuit | |
| GB2028610A (en) | Keying signal circuit | |
| JPS6068781A (en) | Character broadcast receiver | |
| US3020339A (en) | Automatic tuning apparatus for a color television receiver | |
| US3201513A (en) | Direct current coupled contrast control | |
| US4081835A (en) | Blanking circuitry for a television receiver video system | |
| US3717726A (en) | Noise immune color killer circuit | |
| JP2586639Y2 (en) | Video signal processing device | |
| US3364307A (en) | Cathode ray tube retrace blanking circuit in which blanking signals are derived from the sync separator | |
| GB2135553A (en) | Television receivers | |
| KR960014234B1 (en) | Circuit of automatically selecting a tint function in pal and ntsc pattern | |
| KR910003662Y1 (en) | Picture cutting circuit for tv |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |