KR940002454Y1 - Die bonding equipment - Google Patents
Die bonding equipment Download PDFInfo
- Publication number
- KR940002454Y1 KR940002454Y1 KR2019910014660U KR910014660U KR940002454Y1 KR 940002454 Y1 KR940002454 Y1 KR 940002454Y1 KR 2019910014660 U KR2019910014660 U KR 2019910014660U KR 910014660 U KR910014660 U KR 910014660U KR 940002454 Y1 KR940002454 Y1 KR 940002454Y1
- Authority
- KR
- South Korea
- Prior art keywords
- plunger
- tool
- die bonding
- pin assembly
- chip
- Prior art date
Links
Abstract
내용 없음.No content.
Description
제 1 도는 통상적인 다이본딩 장치의 구성도.1 is a block diagram of a conventional die bonding apparatus.
제 2 도는 종래의 플런저핀 어셈블리(Plunger Pin Assemble)의 평면도.2 is a plan view of a conventional plunger pin assembly.
제 3 도는 본 고안에 의한 플런저핀 어셈블리가 적용된 다이본딩 장치의 구성도.3 is a block diagram of a die bonding apparatus to which the plunger pin assembly according to the present invention is applied.
제 4 도는 본 고안에 의한 플런저 툴이 결합된 상태의 플런저 핀 어셈블리의 일부절결 사시도.Figure 4 is a partially cutaway perspective view of the plunger pin assembly with the plunger tool according to the present invention coupled.
제 5a, b, c 도는 본 고안에 의한 플런저핀 어셈블리 구조에 적용되는 플런저 툴의 여러 실시 형태를 보이는 평면도.5a, b, c or top view showing various embodiments of the plunger tool applied to the plunger pin assembly structure according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 테이프 2 : 반도체 칩1 tape 2 semiconductor chip
4 : 픽업툴(Pick-up Tool) 11 : 플런저핀 어셈블리4 Pick-up Tool 11 Plunger Pin Assembly
11a : 수직결합공 11b : 요홈부11a: vertical coupling hole 11b: groove
11c : 전공홀 12 : 플런저 툴11c: major hole 12: plunger tool
12a : 수직결합부 12b : 수평지지부12a: vertical coupling portion 12b: horizontal support portion
12c : 플런저핀12c: Plunger Pin
본 고안은 반도체 패키지 제조분야에 사용되는 다이본딩(Die Bonding) 장치에 관한 것으로, 특히 장방형 칩(chip)의 다이본딩에 적합하도록 한 다이본딩장치에 관한 것이다.The present invention relates to a die bonding apparatus used in the field of semiconductor package manufacturing, and more particularly to a die bonding apparatus adapted to die bonding of rectangular chips.
통상적인 반도체 패키지의 제작과정은 다음과 같은 공정의 순으로 제작된다.A typical semiconductor package is manufactured in the following order.
즉, 웨이퍼 위에 일괄적으로 만들어진 칩(chip)을 개개로 분리하는 다이세퍼레이션(Die Seperation)공정과, 분리된 칩을 리드프레임(Lead frame)의 패들(paddle) 위에 부착하는 다이본딩(Die Bonding)공정과, 디바이스(Device)의 외부연결 단자인 패드(Pad)와 패키지(Package)의 리드프레임을 와이어(도선)으로 연결하는 와이어본딩(Wire Bonding)공정과, 칩을 보호하기 위한 몰딩(Molding)공정과, 통상적인 트리밍(Trimming)/포밍(Forming)공정과, 플래팅(Plating) 공정 및 마킹(Making)공정의 순으로 제작되어 출하하게 된다.That is, a die separation process that separates chips collectively made on a wafer, and die bonding that attaches the separated chips onto a paddle of a lead frame. Process, wire bonding process that connects pad and package leadframe with wire (conductor), and molding to protect chip ), Then the normal trimming / forming process, the plating process, and the marking process are shipped.
이때, 상기 웨이퍼위에 만들어진 칩을 개개로 분리하는 다이세퍼레이션 공정은 통상 브레이드(Blade)를 고속회전시켜 톱으로 절단하듯 분리시키는 소잉(sawing)방법에 의해 분리시키는 바, 이러한 소잉공정 진행중 분리된 개개의 칩이 이탈되는 것을 방지하기 위해 웨이퍼의 후면에 테이프(Tape)등을 부착시켜 포일(foil) 처리한 후, 소잉공정을 진행하게 된다.At this time, the die separation process of separating the chips made on the wafer individually is separated by a sawing method that separates the blades as if cutting with a saw by rotating the blade at high speed. In order to prevent the chip from being separated, a tape or the like is attached to the back surface of the wafer, and the foil is processed, followed by a sawing process.
이와 같이 하여 개개로 분리된 칩은 다이본딩 공정을 수행하기 위한 다이본딩 장치에 의해 그 후면에 부착된 포일(테이프)에서 이탈되어 다음의 공정으로 이동하게 된다.In this way, the individual chips are separated from the foil (tape) attached to the rear side by the die bonding apparatus for performing the die bonding process and moved to the next process.
제 1 도는 통상적인 다이본딩 장치의 구성 및 작용을 보이는 단면도로서 이에 도시한 바와 같이, 종래의 다이본딩 장치는 테이프(1)가 후면에 부착된 반도체칩(2)의 하부에 수개의 플런저핀(Plunger Pin)(3a)이 상, 하 이동 가능하게 장착된 플런저핀 어셈블리(3)가 설치되고, 그 상측에는 상기 플런저핀 어셈블리(3)에 내장된 플런저핀(3a)의 상승에 의해 테이프(1)가 제거된 채 상승하는 반도체칩(2)을 다음의 공정으로 이동시키는 픽업툴(Pick-up Toll)(4)이 설치되며, 상기 플런저핀 어셈블리(3)에는 제 2 도에 도시한 바와 같이, 상기 테이프(1)를 홀딩하는 수개의 진공홀(3b)이 형성되어 있다.1 is a cross-sectional view showing the configuration and operation of a conventional die bonding apparatus, as shown in the related art, a conventional die bonding apparatus has a plurality of plunger pins ( The plunger pin assembly 3 is installed with the plunger pin 3a so as to be movable up and down, and on the upper side thereof, the tape 1 is lifted by the plunger pin 3a built in the plunger pin assembly 3. Pick-up toll (4) is installed to move the rising semiconductor chip (2) to the next process with the) removed, and the plunger pin assembly (3) is shown in FIG. In addition, several vacuum holes 3b holding the tape 1 are formed.
그러나, 이와 같은 종래의 다이본딩 장치는 장방형칩을 다이본딩할 경우 플런저핀(3a)을 배치하는데 한계가 생기게 된다.However, such a conventional die bonding apparatus has a limitation in disposing the plunger pin 3a when die bonding a rectangular chip.
즉, 종래의 플런저핀 어셈블리(3)는 제 2 도에서 보는 바와 같이 플런저핀(3a)의 수가 제한되어 있어 장변의 길이가 단면의 10배 이상되는 장방형 칩에는 플런저핀(3a)이 일렬로 접촉됨과 아울러 칩의 중간 일부에만 접촉됨으로 칩의 양쪽 끝부분이 테이프(1)에서 떨어지면서 칩에 스트레스(stress)가 가해질 수 있고, 이와 같은 스트레스로 인한 칩크랙(chip Crack)가 가해질 수 있고 이와같은 스트레스로 인한 칩크랙(chip Crack)이 발생되는 결함이 있었다.That is, in the conventional plunger pin assembly 3, as shown in FIG. 2, the number of plunger pins 3a is limited so that the plunger pins 3a are in contact with the rectangular chip having a long side of 10 times or more in cross section. In addition to contacting only the middle part of the chip, both ends of the chip may fall off the tape (1), thereby causing stress on the chip, and chip crack due to such stress. There was a defect that caused chip cracks due to stress.
본 고안은 상기한 바와 같은 종래의 결합을 해소하기 위하여 안출한 것으로, 장방향 칩의 면적에 전체적으로 분포되는 플런저핀을 가지는 개약 T자형의 플런저 툴을 형성하고 이 플런저 툴르 종래의 플런저핀 구동장치에 결합하여 사용할 수 있도록 함으로써 종래의 다이본딩 장치가 가지는 플런저핀의 구성 한계를 보완하여 칩크랙을 방지함과 아울러 소자의 신뢰성을 향상시킬 수 있도록 한 것인바, 이를 첨부한 도면에 의하여 좀 더 상세히 설명하면 다음과 같다.The present invention is devised to solve the conventional coupling as described above, and forms an open T-shaped plunger tool having a plunger pin which is generally distributed in the area of the longitudinal chip, and the plunger tool is used in a conventional plunger pin driving device. The combination of the plunger pins of the conventional die-bonding device can be used in combination to prevent chip cracks and improve the reliability of the device, which will be described in more detail by the accompanying drawings. Is as follows.
즉, 본 고안에 의한 다이본딩 장치는 제 3 도에 도시한 바와 같이, 반도체칩(2)의 하부에 설치되는 플런저핀 어셈블리(11)와, 그 상부에 설치되어 반도체칩(2)을 이동시키는 픽업툴(4)로 구성된 다이본딩 장치에 있어서, 상기 플런저핀 어셈블리(11)의 중앙에 수직하방으로 형성된 수직결합공(11a)에 삽입되는 수직결합부(12a)를 가지며, 그 상측 단부에 연결된 수평지지부(2b)에는 장방형칩(2)의 면적에 전체적으로 분포될 수 있도록 수개의 플런저핀(12c)이 구비된 개략 T자형상의 플런저툴(12)을 상기 플런저핀 어셈블리(11)의 수직결합공(11a)에 삽입결합하여, 장방형칩 본딩시 상기 플런저핀(12c)이 칩(2)의 전체 면적에 접촉 분포 되도록 구성한 것이다.That is, the die bonding apparatus according to the present invention, as shown in Figure 3, the plunger pin assembly 11 is provided on the lower portion of the semiconductor chip 2, and is installed on the upper portion to move the semiconductor chip 2 In the die-bonding device composed of the pickup tool (4), having a vertical coupling portion (12a) inserted into the vertical coupling hole (11a) formed vertically downward in the center of the plunger pin assembly 11, connected to the upper end The vertical support hole of the plunger pin assembly 11 includes a roughly T-shaped plunger tool 12 having a plurality of plunger pins 12c provided in the horizontal support part 2b so as to be generally distributed in the area of the rectangular chip 2. Inserted into (11a), the plunger pin 12c is configured to be in contact distribution over the entire area of the chip 2 during rectangular chip bonding.
상기 플런저툴(12)이 결합되는 플런저핀 어셈블리(11)의 상부 평면에는 제 4 도에 도시한 바와 같이 상기 플런저툴(12)의 수평지지부(12b)가 안착되어 동일 평면이 유지되도록 소정의 깊이와 폭을 가지는 요홈부(11b)가 형성되어 있고, 그 요홈부(11b)의 외측으로는 칩(2)의 후면에 부착된 테이프(1)를 홀딩하는 수개의 진공홀(11c)이 형성되어 있다.The upper surface of the plunger pin assembly 11 to which the plunger tool 12 is coupled has a predetermined depth so that the horizontal support portion 12b of the plunger tool 12 is seated to maintain the same plane as shown in FIG. And a recess 11b having a width and a width, and several vacuum holes 11c for holding the tape 1 attached to the rear surface of the chip 2 are formed outside the recess 11b. have.
또한, 상기 플런저툴(12)의 수평지지부(12b)에 구비된 플런저핀(12c)의 배열은 제 5a 도에 도시한 바와 같이 일렬로 배열할 수 있고 제 5b 도에 도시한 바와 같이 2열로 배열할 수도 있으며, 제 5c 도에 도시한 바와 같이 수평지지부(12b)의 형상을 정사각형으로 형성하여 플런저핀(12c)을 배열할 수도 있고 그 외에도 도면에 도시한 것에 한정하지 않고 여러 형태로 구성할 수 있으며, 이를 꼭 한정할 필요는 없다.In addition, the arrangement of the plunger pins 12c provided in the horizontal support portion 12b of the plunger tool 12 may be arranged in a row as shown in FIG. 5A and arranged in two rows as shown in FIG. 5B. Alternatively, as shown in FIG. 5C, the shape of the horizontal support part 12b may be formed in a square, and the plunger pins 12c may be arranged. In addition, the plunger pins 12c may be arranged. It is not necessary to limit this.
또한, 상기 플런저핀 어셈블리(11)의 수직결합공(11a)에 결합되는 플런저툴(12)의 수직결합부(12a)는 상기 플런저툴(12)의 회전을 방지하기 위해 1개 이상으로 형성하도록 되어 있고, 그 외에도 플런저툴(12)의 회전을 방지하기 위한 수단으로는 플런저핀 어셈블리(11)의 수직결합공(11a)과 플런저툴(12)의 수직결합부(12a)를 사각형 또는 삼각형 등의 단면형상을 갖도록 형성할 수 있으며, 이때는 1개만 형성하여도 플런저툴이 회전하는 것을 방지할 수 있다.In addition, the vertical coupling portion 12a of the plunger tool 12 coupled to the vertical coupling hole 11a of the plunger pin assembly 11 may be formed in one or more to prevent rotation of the plunger tool 12. In addition, as a means for preventing the rotation of the plunger tool 12, the vertical coupling hole (11a) of the plunger pin assembly 11 and the vertical coupling portion 12a of the plunger tool 12, such as a square or triangle It can be formed to have a cross-sectional shape of, in this case, even if only one can be prevented from rotating the plunger tool.
이상에서 설명한 바와 같은 본 고안에 의한 다이본딩 장치를 이용하여 장변의 길이가 단변길이의 10배 이상되는 반도체칩을 본딩하게 되면, 상기 칩의 끝부분까지 플런저핀이 접촉 분포되어 칩에 가해지는 스트레스를 줄일 수 있고, 이에 따라 칩크랙을 방지할 수 있으므로 소장의 신뢰성이 향상되는 효과를 기대할 수 있다.When the semiconductor chip having the long side length of 10 times or more of the short side length is bonded by using the die bonding apparatus according to the present invention as described above, the plunger pin is contact-distributed to the tip of the chip and the stress applied to the chip. It can be reduced, and thus can prevent the chip crack can be expected to improve the reliability of the small intestine.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910014660U KR940002454Y1 (en) | 1991-09-09 | 1991-09-09 | Die bonding equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910014660U KR940002454Y1 (en) | 1991-09-09 | 1991-09-09 | Die bonding equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930007514U KR930007514U (en) | 1993-04-26 |
| KR940002454Y1 true KR940002454Y1 (en) | 1994-04-15 |
Family
ID=19319038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910014660U KR940002454Y1 (en) | 1991-09-09 | 1991-09-09 | Die bonding equipment |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002454Y1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102461475B1 (en) * | 2022-06-13 | 2022-10-31 | 임희준 | Cylinder pillar manufacturing apparatus using natural stone |
| KR102444448B1 (en) * | 2022-06-13 | 2022-09-16 | 임희준 | Method of making cylinder pillar using natural stone |
-
1991
- 1991-09-09 KR KR2019910014660U patent/KR940002454Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007514U (en) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683368B1 (en) | Lead frame design for chip scale package | |
| US6927483B1 (en) | Semiconductor package exhibiting efficient lead placement | |
| US7618249B2 (en) | Memory card molding apparatus and process | |
| US6483180B1 (en) | Lead frame design for burr-free singulation of molded array packages | |
| WO2006079865A1 (en) | Semiconductor package and method of assembling the same | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| GB2282484A (en) | A molded carrier ring leadframe having a corner resin injecting area | |
| KR940002981A (en) | Semiconductor Package Structure and Manufacturing Method | |
| US6341549B2 (en) | Trimming apparatus having punches with air flow routes for removal of gate scraps | |
| US11251110B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| KR940002454Y1 (en) | Die bonding equipment | |
| US6475878B1 (en) | Method for singulation of integrated circuit devices | |
| US20060038266A1 (en) | QFN package and method therefor | |
| JP4079874B2 (en) | Manufacturing method of semiconductor device | |
| US6630368B2 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
| KR200276092Y1 (en) | Paddle cutting press device for leadframe | |
| KR0132461Y1 (en) | Burr pressing apparatus | |
| KR100212395B1 (en) | Dieset structure of singulation apparatus for bga package | |
| KR100206515B1 (en) | Die bonding apparatus for semiconductor package | |
| KR100199829B1 (en) | Lead frame | |
| KR200157385Y1 (en) | Die ejecting apparatus of semiconductor die bonding equipment | |
| JPH1079463A (en) | Cutter for manufacturing semiconductor device | |
| US6933174B1 (en) | Leadless leadframe package design that provides a greater structural integrity | |
| KR970010675B1 (en) | Lead frame structure | |
| JPH09134988A (en) | Die device for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050318 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |