KR940001476Y1 - Voltage and current amplifier - Google Patents

Voltage and current amplifier Download PDF

Info

Publication number
KR940001476Y1
KR940001476Y1 KR2019910022102U KR910022102U KR940001476Y1 KR 940001476 Y1 KR940001476 Y1 KR 940001476Y1 KR 2019910022102 U KR2019910022102 U KR 2019910022102U KR 910022102 U KR910022102 U KR 910022102U KR 940001476 Y1 KR940001476 Y1 KR 940001476Y1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
resistor
amplifier
current
Prior art date
Application number
KR2019910022102U
Other languages
Korean (ko)
Other versions
KR930016637U (en
Inventor
이용훈
박병헌
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910022102U priority Critical patent/KR940001476Y1/en
Publication of KR930016637U publication Critical patent/KR930016637U/en
Application granted granted Critical
Publication of KR940001476Y1 publication Critical patent/KR940001476Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

가변 선택가능 전압 및 전류 증폭기Variable Selectable Voltage and Current Amplifiers

제1도는 종래의 전압 증폭 회로도.1 is a conventional voltage amplification circuit diagram.

제2도는 종래의 전류 증폭 회로도.2 is a conventional current amplifier circuit diagram.

제3도는 본 고안의 가변 선택가능 전압 및 전류 증폭기의 회로도.3 is a circuit diagram of a variable selectable voltage and current amplifier of the present invention.

제4도는 제3도가 전압 증폭기로 작용할 때의 등가 회로도.4 is an equivalent circuit diagram when the third diagram acts as a voltage amplifier.

제5도는 제3도가 전류 증폭기로 작용할 때의 등가 회로도.5 is an equivalent circuit diagram when the third diagram acts as a current amplifier.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

M1~M3 : 트랜지스터 V1 : 제어전압M1 ~ M3: Transistor V1: Control Voltage

OP10 : 연산 증폭기OP10: Operational Amplifier

본 고안은 전류 및 전압 증폭 회로에 관한 것으로, 특히 모스 트랜지스터를 이용하여 전압 증폭형 또는 전류 증폭형으로 가변하여 사용할 수 있도록 한 가변 선택가능 전압 및 전류 증폭기에 관한 것이다.The present invention relates to a current and voltage amplification circuit, and more particularly to a variable selectable voltage and current amplifier that can be used in a voltage amplification type or a current amplification type using a MOS transistor.

일반적으로 사용되고 있는 종래의 전압 증폭형 전류 증폭기의 구성은 제1도에 도시한 바와같이 전원(Vs)을 저항(Rs)을 통해 연산 증폭기(OP1)의 비반전 단자(+)에 입력하고, 상기 연산 증폭기(OP1)의 출력을 저항(R2)을 통해 그 반전단자(-)로 피이드백시켰다.In the configuration of a conventional voltage amplifying current amplifier which is generally used, the power supply Vs is input to the non-inverting terminal + of the operational amplifier OP1 through the resistor Rs as shown in FIG. The output of the operational amplifier OP1 was fed back to the inverting terminal (−) through the resistor R2.

상기와 같이 구성되는 종래의 전류 증폭형 전류 증폭기의 구성에 대하여 그 동작 및 문제점을 상세히 설명하면 다음과 같다.The operation and problems of the conventional current amplifying current amplifier structured as described above will be described in detail as follows.

먼저, 신호전류를 i라고 하면 입력 신호(Vs)가 저항(Rs, R3)에 의해 배분되어 저항(R3)에 나타나는 전압을 비반전 증폭기(OP1)에 의해 증폭하는 것이다. 이 회로의 신호 전류를 i라고 할때 출력전압(Vo)은First, if the signal current is i, the input signal Vs is distributed by the resistors Rs and R3, and the voltage appearing in the resistor R3 is amplified by the non-inverting amplifier OP1. When the signal current of this circuit is i, the output voltage (Vo) is

로서 여기서는 연산 증폭기(OP1)의 바이어스 전압류와 드리프트 전압에 의한 오차 전압을 말한다.As here Denotes an error voltage due to the bias voltages and the drift voltages of the operational amplifier OP1.

한편, 제2도는 전류 증폭기의 회로도로서, 이에 도시한 바와같이 입력신호(Vs)를 저항(Rs)을 통해 연산 증폭기(OP2)의 반전 단자(-)에 입력하고, 상기 연산 증폭기(OP2)의 출력신호(Vo)를 저항(Rf)을 통해 그 반전단자(-)로 피이드백되도록 구성되어 있다.FIG. 2 is a circuit diagram of the current amplifier. As shown in FIG. 2, the input signal Vs is input to the inverting terminal (-) of the operational amplifier OP2 through the resistor Rs, and the The output signal Vo is fed back to the inverting terminal (−) through the resistor Rf.

상기와 같이 구성되는 전류 증폭회로에 대하여 그 동작 및 문제점을 상세히 설명하면 다음과 같다.Referring to the operation and problems with respect to the current amplifier circuit configured as described above in detail as follows.

먼저, 상기의 회로는 입력 전압(Vs)과 저항(Rs)에 의해 결정되는 신호 전류를 반전 증폭기(OP2)의 궤환 저항(Rf)에 흘리는 방식으로, 연산 증폭기(OP2)의 입력단자의 전압을 거의 제로 볼트를 유지하도록 되어 있으므로 상기 궤환저항(Rf)의 크기는 신호원(Vs)에 영향을 주지 않는다.First, in the above circuit, the signal current determined by the input voltage Vs and the resistor Rs is passed to the feedback resistor Rf of the inverting amplifier OP2. The magnitude of the feedback resistor Rf does not affect the signal source Vs because it is supposed to hold almost zero volts.

이때 상기의 회로에 대하여 출력전압(Vo)을 구하면 다음과 같다.At this time, the output voltage Vo is obtained for the above circuit.

Vo=-Rf(i+I0)+(1*)V10Vo = -R f (i + I 0 ) + (1 * V10

로서 여기서 -RfㆍI0+(1+)V10는 오차전압을 말한다.Where -R f ㆍ I 0 + (1+ ) V10 is the error voltage.

그러나, 상기와 같은 회로는 전압 증폭형 또는 전류 증폭형의 단일 모드로 세팅되어 있어 그 모드를 변경할 수 없도록 되어 개별적인 회로로만 작용하므로 다양한 용도에 적용할 수 없는 결함을 가지고 있다.However, such a circuit is set to a single mode of the voltage amplification type or the current amplification type, so that the mode cannot be changed, and thus only a separate circuit has a defect that cannot be applied to various applications.

이에 따라 본 고안은 상기와 같은 종래 회로의 결합을 감안하여 간단한 모드 절환신호에 의해 회로가 쉽게 전류 증폭기 또는 전압 증폭기로 변환되도록 안출한 것으로, 이를 상세히 설명하면 다음과 같다.Accordingly, the present invention is designed to easily convert the circuit into a current amplifier or a voltage amplifier by a simple mode switching signal in view of the combination of the conventional circuit as described above.

제3도는 본 고안의 회로도로서, 이에 도시한 바와같이 엔모스(M3) 및 피모스(M2)의 소스 및 드레인을 각각 연산 증폭기(OP10)의 비반전 단자(+) 및 반전단자(-)에 접속하고 그 게이트를 공통으로 하여 제어 전압단자(V1)에 접속하며, 상기 엔모스(M3) 및 피모스(M2)의 소스, 드레인의 공통 접속점에는 저항(Rs)을 통해 전원전압(Vs)을 인가하며, 상기 제어전압(V1)을 그 게이트에서 입력받는 트랜지스터(M1)는 그 드레인을 저항(Rs)을 통해 피이드백 저항(Rf)과 함께 연산 증폭기(OP10)의 반전단자(-)에 공통 접속한다.3 is a circuit diagram of the present invention, and as shown therein, the source and the drain of the NMOS M3 and the PMOS M2 are respectively connected to the non-inverting terminal (+) and the inverting terminal (-) of the operational amplifier OP10. The gate is connected to the control voltage terminal V1 in common, and the power supply voltage Vs is applied to the common connection point of the source and drain of the NMOS M3 and PMOS M2 through a resistor Rs. The transistor M1, which receives the control voltage V1 at its gate, is connected to the inverting terminal (-) of the operational amplifier OP10 together with the feedback resistor Rf through the resistor Rs. Connect in common.

상기와 같이 구성한 본 고안의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the circuit of the present invention configured as described above in detail as follows.

먼저, 본 고안의 회로를 전압증폭용 전류전압 변환회로로 작용시키기 위해서는 제어전압(V1)을 하이레벨로 인가하는데, 이때에는 엔모스(M1,M3)가 각기 턴온되어 제4도와 같은 등가회로로 회로가 동작된다.First, in order to operate the circuit of the present invention as a voltage amplifying current voltage converting circuit, the control voltage V1 is applied at a high level. At this time, the NMOSs M1 and M3 are turned on to the equivalent circuit as shown in FIG. The circuit is operated.

즉, 입력전압(Vs)이 저항(Rs)을 통해 연산 증폭기(OP10)의 비반전단자(+)에 입력되고 그 반전단자(-)는 저항(Rs)에 의해 접지와, 그리고 피이드백 저항(Rf)에 의해 출력단자(Vo)와 접속되는 구조로 되어 기본적으로 제1도의 회로와 동일하게 전압 증폭회로로 동작하게 된다.That is, the input voltage Vs is input to the non-inverting terminal (+) of the operational amplifier OP10 through the resistor Rs, and its inverting terminal (-) is grounded by the resistor Rs, and the feedback resistor ( R f ) is connected to the output terminal Vo, and basically operates as a voltage amplifying circuit in the same manner as the circuit of FIG.

한편, 제어전압(V1)을 로우레벨로 입력하면, 제3도의 회로구성은 제5도와 같은 구조로 되어, 입력신호(VS)가 저항(Rs)을 통해 연산 증폭기(OP10)의 반전단자(-)에 입력되고 출력전압(Vo)이 저항(f)을 통해 상기 연산 증폭기(OP10)의 반전단자(-)로 다시 입력되도록 구성된다.On the other hand, when the input control voltage (V1) at a low level, a third-degree circuit configuration is inverted terminal of the set to 5 to help structure, the input signal (V S) is an operational amplifier (OP10) with a resistor (Rs) ( And an output voltage Vo is input back to the inverting terminal (−) of the operational amplifier OP10 through a resistor f .

이때에는 회로가 제2도와 기본적으로 같은 구성이 되어 입력신호(Vs)가 저항(Rs)에 의해 결정되는 전류가 피이드백 회로를 통해 반전 증폭되어 전류 증폭회로로 작용하게 된다.At this time, the circuit basically has the same configuration as that of FIG. 2, and the input signal Vs is inverted and amplified by the feedback circuit to act as a current amplifier circuit.

이상에서와 같이 본 고안은 제어전압에 따라 회로가 전류 증폭기 및 전압 증폭기로 작용하도록 하여 간단히 회로의 작용을 변화시킬 수 있다.As described above, according to the present invention, the circuit may act as a current amplifier and a voltage amplifier according to the control voltage, and thus the operation of the circuit may be simply changed.

Claims (1)

엔모스(M3) 및 피모스(M2)의 소스 및 드레인을 각각 연산 증폭기(OP10)의 비반전 단자(+) 및 반전단자(-)에 접속하고 그 게이트를 공통으로 하여 제어 전압단자(V1)에 접속하며, 상기 엔모스(M3) 및 피모스(M2)의 소스, 드레인의 공통 접속점에는 저항(Rs)을 통해 전원전압(Vs)을 인가하며, 상기 제어전압(V1)을 그 게이트에서 입력받는 트랜지스터(M1)는 그 드레인을 저항(Rs)을 통해 피이드백 저항(Rf)과 함께 연산 증폭기(OP10)의 반전단자(-)에 공통 접속한 것을 특징으로 하는 가변선택가능 전압 및 전류 증폭기.The source and drain of the NMOS M3 and the PMOS M2 are connected to the non-inverting terminal (+) and the inverting terminal (-) of the operational amplifier OP10, respectively, and the gate thereof is common to control voltage terminal V1. A power supply voltage Vs is applied to a common connection point of the source and the drain of the NMOS M3 and the PMOS M2 through a resistor Rs, and the control voltage V1 is inputted at the gate thereof. The receiving transistor M1 has its drain connected to the inverting terminal (-) of the operational amplifier OP10 together with the feedback resistor R f through the resistor Rs. .
KR2019910022102U 1991-12-12 1991-12-12 Voltage and current amplifier KR940001476Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022102U KR940001476Y1 (en) 1991-12-12 1991-12-12 Voltage and current amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022102U KR940001476Y1 (en) 1991-12-12 1991-12-12 Voltage and current amplifier

Publications (2)

Publication Number Publication Date
KR930016637U KR930016637U (en) 1993-07-29
KR940001476Y1 true KR940001476Y1 (en) 1994-03-17

Family

ID=19324116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022102U KR940001476Y1 (en) 1991-12-12 1991-12-12 Voltage and current amplifier

Country Status (1)

Country Link
KR (1) KR940001476Y1 (en)

Also Published As

Publication number Publication date
KR930016637U (en) 1993-07-29

Similar Documents

Publication Publication Date Title
EP0204915B1 (en) Balanced differential amplifier
US5266887A (en) Bidirectional voltage to current converter
KR890004970B1 (en) Semiconductor integrated circuit with improved load driving character
JPS6144360B2 (en)
US20050184805A1 (en) Differential amplifier circuit
EP0439071B1 (en) Logarithmic amplifier
KR790001773B1 (en) Amplifier employing complementary field effect transistors
KR920010237B1 (en) Amplifier
US4933643A (en) Operational amplifier having improved digitally adjusted null offset
US5155449A (en) FET buffer amplifier
JPS6119134B2 (en)
US4849708A (en) Fully differential non-linear amplifier
JPH09130162A (en) Current driver circuit with side current adjustment
KR940001476Y1 (en) Voltage and current amplifier
EP0618674A2 (en) Voltage-to-current conversion circuit
EP0367330A1 (en) Linear-gain amplifier arrangement
KR920017380A (en) DC bias control circuit
US4333025A (en) N-Channel MOS comparator
JP4020220B2 (en) Push-pull amplifier circuit
US5334949A (en) Differential amplifiers
JPH0612856B2 (en) Amplifier circuit
JPH05199045A (en) Amplifier circuit
JP3438878B2 (en) Constant current circuit
KR950005583B1 (en) Push-pull output circuit
US4349786A (en) Complementary differential amplifier circuit having source-follower driving circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030218

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee