KR940001391Y1

KR940001391Y1 - Pcm tone origination apparatus for electronic exchange

Info

Publication number: KR940001391Y1
Application number: KR2019880016052U
Authority: KR
Inventors: 김삼수
Original assignee: 금성통신주식회사; 임종염
Priority date: 1988-09-30
Filing date: 1988-09-30
Publication date: 1994-03-12
Also published as: KR900007646U

Abstract

내용 없음.No content.

Description

PCM tone generator for electronic exchange

제1도는 본 고안 장치의 회로도.1 is a circuit diagram of the device of the present invention.

제2도의 (a)-(c)는 본 고안 장치를 설명하기 위한 파형도 및 타임슬롯표.(A)-(c) of FIG. 2 are waveform charts and timeslot tables for explaining the device of the present invention.

제3도는 종래 PCM 톤 발생장치의 회로도.3 is a circuit diagram of a conventional PCM tone generator.

본 고안은 전자교환기용 PCM(펄스부호변조 : 이하 PCM이라 약칭함)톤 발생 장치에 관한 것으로 특히, 다이얼톤, 통화중음(通話中音), 실수지시음, 링백톤등의 톤신호에 대한 PCM 데이타를 ROM에 직접 기억시키고, 병렬-직렬 변화 레지스터 클록분주기 및 어드레스 계수기를 설치하여 인코딩없이 직접 PCM 데이타를 발생시키도록 한 전자교환기용 PCM 톤 발생장치에 관한 것이다.The present invention relates to a PCM (Pulse Code Modulation: PCM) tone generating device for an electronic exchange, and in particular, a PCM for tone signals such as dial tone, busy tone, real number indication, ring back tone, etc. The present invention relates to a PCM tone generator for an electronic exchange which stores data directly in a ROM and installs a parallel-serial change register clock divider and an address counter to generate PCM data directly without encoding.

종래 교환기에 사용되는 신호들(다이얼톤, 통화중음, 실수지시음, 링백톤등의 신호)을 만들어 내기위한 PCM 톤 발생장치는 제3도에 도시된 바와같이 하나의 톤신호에 대하여 아날로그톤 발생기(31) 및 인코더(32)를 하나씩 사용하여 아날로그톤 신호를 PCM 데이타로 변환시킨 다음 타임슬롯 할당회로(33)를 사용하여 지정된 타임슬롯이 이 PCM 데이타를 출력시킨다.The PCM tone generator for generating signals (signals such as dial tone, busy tone, real tone, ringback tone, etc.) used in the conventional exchange is an analog tone generator for one tone signal as shown in FIG. The analog tone signal is converted into PCM data using the 31 and the encoder 32 one by one, and then the timeslot designated using the timeslot assignment circuit 33 outputs this PCM data.

예를들어 교환기 시스템에서 필요한 톤신호의 종류를 N개라고 톤신호(1)를 타임슬롯(0)에, 톤신호(2)를 타임슬롯(1)에, 그리고 톤신호(N)를 타임슬롯(N-1)에 할당한 경우 마이크로 처리기(34)를 이용하여 위의 톤신호(1 에서 N)가 타임슬롯(0에서 N-1)에 할당되도록 제어데이타를 발생한다.For example, the number of tone signals required in an exchange system is N, and the tone signal 1 is in the time slot 0, the tone signal 2 is in the time slot 1, and the tone signal N is in the time slot. In the case of assigning to (N-1), control data is generated using the microprocessor 34 so that the above tone signals 1 to N are allocated to the timeslots (0 to N-1).

따라서 타임슬롯 할당회로(33)는 타임슬롯(0)에서는 데이타(FS₁), 타임슬롯 (1)에서는 데이타(FS₂), …… 그리고 타임스롯(N-1)에서는 데이타(FSN)를 출력하여 인코더(32)가 각기 할당된 타임슬롯에 아날로그 톤으로 부터 인코딩된 PCM톤 데이타를 내보내게 된다.Therefore, the timeslot assignment circuit 33 has the data FS ₁ in the timeslot 0, the data FS _{2 in the} timeslot 1,. … The time slot N-1 outputs data FSN so that the encoder 32 sends PCM tone data encoded from analog tones to the allocated time slots, respectively.

이러한 톤데이타는 톤을 듣고자 하는 내선 또는 국선의 타임 슬롯으로 보내지고 여기서 이 데이타를 디코딩함으로서 실제 청취할 수있는 톤신호로 변환되어 필요한 톤 소리가 특정 내선 또는 국선에 들리도록 한 것이었으나, 그러나 이러한 종래의 회로는 각각의 톤신호에 대하여 아날로그톤 발생기와 인코더가 각각 하나씩 필요하게 되므로서 이들 톤신호를 각각 할당된 타임슬롯에 출력하도록 제어하여 주는 타임슬롯 할당회로가 필요하게 되어 톤신호 종류가 늘어남에 따라 회로구성 부품수가 많게 되어 회로크기가 커질뿐 아니라 가격이 높아지는 단점이 있고, 특히 아날로그톤을 발생시켜 PCM 데이타로 변환하는 과정에서 잡음이 혼입되는 단점이 있었다.This tone data was sent to the time slot of the station or trunk line where the tone was to be listened, and by decoding this data, the tone data was actually converted into an audible tone signal so that the required tone sound could be heard at a particular station or trunk line. Since the conventional circuit requires one analog tone generator and one encoder for each tone signal, a time slot assignment circuit for controlling these tone signals to be output to each assigned time slot is required. As the number of circuit components increases, the circuit size increases and the price increases. In particular, noise is mixed in the process of generating analog tones and converting them to PCM data.

본 고안은 이러한 종래의 단점을 해결하기 위하여 각종 톤신호에 대응하는 PCM 데이타를 ROM에 직접 기억시키고, 병렬-직렬 변환레지스터, 클록분주기 및 어드레스 계수기를 설치하여 아날로그 신호를 PCM 데이타로 변환시키는 과정에서 종종 발생되는 잡음 혼입의 문제를 제거하고, 구성이 간단하여 회로크기를 소형화할 수 있는 전자교환기용 PCM 톤 발생장치를 제공하는데 그 목적이 있는 것으로, 이하 첨부된 도면을 참조하여 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.In order to solve the above disadvantages, the present invention directly stores PCM data corresponding to various tone signals in a ROM, and installs a parallel-serial conversion register, a clock divider, and an address counter to convert analog signals to PCM data. The purpose of the present invention is to provide a PCM tone generating device for an electronic exchange which can eliminate the problem of noise mixing that is often generated in the circuit and can reduce the circuit size due to its simple configuration. And explaining the effect as follows.

제1도에 도시한 바와같이 본 고안 장치는 각종 PCM 톤 데이타가 기억된 ROM(2)와, ROM(2)의 어드레스 입력(A₁₀-A₁₄)에 출력(O₁-O₅)이 연결된 클록분주기(4)와, 각 프레임마다 모든 톤의 시간축에 따른 어드레스를 선택하여 주며 출력(Q₁-Q₁₀)이 ROM(2)의 어드레스 입력(A₀-A₉)에 연결된 어드레스 계수기(3)와, 어드레스 계수기(3)의 출력(O₆,O₉,O₁₀)를 입력으로 하여 그 출력이 어드레스 계수기(3)의 소거단자(CLR)에 연결된 AND게이트(5)와, ROM(2)의 출력(D₀-D₇)이 연결된 입력(A-N)과 클록분주기(4)의 클록입력(PCM CK)이 연결된 클록입력(CK)을 갖는 병렬-직렬 변환 레지스터(1)와, 병렬-직렬 변환 레지스터(1)의 출력(Q_H)를 PCM 하이웨이에 연결하기 위한 버퍼(6)를 구비하여 된 것으로, 미설명 부호 R₁-R₈은 풀업 저항이다.As shown in FIG. 1, the device of the present invention has a ROM (2) storing various PCM tone data and an output (O ₁ -O ₅ ) connected to an address input (A ₁₀ -A ₁₄ ) of the ROM (2). The address divider selects the clock divider 4 and the address along the time axis of all the tones in each frame, and outputs Q ₁ -Q ₁₀ connected to the address inputs A ₀ -A ₉ of the ROM 2 ( and 3) the address counter (the output of 3) (O _6, O _9, O ₁₀₎ for using as input the output of the aND gate 5 is connected to the erase terminal (CLR) of the address counter (3), ROM ( A parallel-to-serial conversion register (1) having an input (AN) connected to the outputs (D ₀ -D ₇ ) of 2) and a clock input (CK) connected to the clock input (PCM CK) of the clock divider (4), A buffer 6 is provided for connecting the output Q _H of the parallel-serial conversion register 1 to the PCM highway, wherein reference numerals R ₁ -R ₈ are pull-up resistors.

이와같이 구성된 본 고안 장치의 작용효과를 제2도의 (a) 내지 (b)를 참조하여 설명하면, 먼저 8KHZ의 샘플링으로 10HZ 단위의 톤신호를 발생시키려면 각 톤신호당 800 바이트의 메모리가 필요하다.Referring to (a) to (b) of FIG. 2, the effects of the device of the present invention configured as described above will require 800 bytes of memory for each tone signal in order to generate tone signals in units of 10 HZ with sampling of 8 KHZ. .

이 데이타를 제2도의 (b)에 보인 것과같은 배열 즉, 타임슬롯 0에 할당하고자 하는 톤의 데이타는 어드레스 7C00H-7FIFH에, 그리고 타임슬롯 1에 할당하고자 하는 톤의 데이타는 어드레스 000H-031FH에 저장을 하면 제2도의 (a)에서와 같이 어드레스가 셀업되고 tas 초후에 데이타 버스에 원하는 데이타가 인가된다.This data is arranged in the arrangement as shown in FIG. When storing, the address is celled up as shown in (a) of FIG. 2 and desired data is applied to the data bus after tas seconds.

이 데이타는 다음 타임슬롯의 로드신호에 의하여 병렬-직렬 변환 레지스터(1)에 랫치되어 클록(PCM CK)에 맞추어 PCM 하이웨이로 데이타가 출력하게 된다.This data is latched in the parallel-to-serial conversion register 1 by the load signal of the next time slot, and the data is output to the PCM highway in accordance with the clock PCM CK.

이렇게 한 프레임이 끝나면 어드레스 계수기(3)에 클록분주기(4)의 출력(O₅)의 클록()신호가 가해져서 ROM(2)의 어드레스 입력(A0-A₉)의 값이 하나 증가되게 되어 각 톤의 다음 어드레스를 선택하게 된다.When one frame is completed, the clock of the output O ₅ of the clock divider 4 is transmitted to the address counter 3. Signal is applied to increase the value of the address inputs A0-A ₉ of the ROM 2 to select the next address of each tone.

즉, 제2도의 (c)에서와 같이 어드레스 입력(A0-A₉)의 값은 매 프레임마다 하나씩 증가하며, 어드레스 입력(A₁₀-A₁₄)은 각 타임 슬롯마다 하나씩 증가한 후 매 프레임이 시작할때 0으로 리셋된다.That is, as shown in (c) of FIG. 2, the value of the address inputs A0-A ₉ increases by one every frame, and the address inputs A ₁₀ -A ₁₄ increase by one for each time slot, and then every frame starts. When reset to zero.

또, 각 톤의 데이타는 800 바이트로 구성되어 있으므로 어드레스 입력(A0-A9)의 값은 AND게이트(5)에 의하여 어드레스 입력(A₀-A₉)의 값이 800이 될때 다시 0으로 리셋된다.In addition, since the data of each tone is composed of 800 bytes, the value of the address inputs A0-A9 is reset to zero again when the value of the address inputs A ₀ -A ₉ becomes 800 by the AND gate 5. .

이와같은 동작으로 본 고안에서는 종래 마이크로 프로세서로 행하던 타임슬롯의 할당이 단지 톤 데이타가 저장된 ROM의 어드레스에 의해 정해지며 최대 32개까지의 톤에 대해서는 회로의 확장이 필요없게 되는 것이다.In this manner, in the present invention, the allocation of timeslots performed by the conventional microprocessor is determined only by the address of the ROM in which the tone data is stored, and the circuit expansion is unnecessary for up to 32 tones.

또 32개 미만의 톤을 사용할적에는 사용하지 않는 타임슬롯에 해당되는 ROM(2)의 영역을 블랭크(0 FFH)로 둠으로서 그 타임 슬롯에서는 0FFH가 버퍼(6)를 통하여 PCM 하이웨이에 출력되므로 시스템내에서 그 타임슬롯을 다른 용도로 사용할 수 있다.Also, when less than 32 tones are used, the area of the ROM (2) corresponding to the unused timeslot is left blank (0 FFH), and in that time slot, 0FFH is output to the PCM highway through the buffer (6). You can use the timeslot for other purposes within it.

즉, 1개이상 32개 이하의 톤에 대하여 본 고안은 하드웨어의 수정없이 자유자재로 PCM 톤 발생회로를 구성할 수 있다.That is, the present invention can construct a PCM tone generating circuit freely without modification of hardware for one or more than 32 tones.

이렇게 발생한 PCM 톤 데이타는 시스템의 PCM 스위치에 의하여 특정 내선 또는 국선에 보내지고 여기서 아날로그 톤으로 디코딩됨으로써, 내선 가입자 또는 국선 통화자에게 원하는 톤소리를 제공할 수가 있는 것이다.The PCM tone data generated in this way is sent to a specific extension or trunk line by the PCM switch of the system and decoded into analog tones, thereby providing the desired tone sound to the subscriber or trunk line caller.

이상에서 설명된 바와같이 본 고안 장치에 의하면 PCM 데이타가 기억된 ROM에서 필요한 PCM 데이타를 직접 인출하므로서 톤발생기와 인코더가 필요없게 되어 회로가 보다 간단해질뿐만 아니라 톤 아날로그 신호를 디지탈 신호와 PCM 데이타로 변환시킬때 발생되는 잡음을 제거할 수 있는 매우 유용한 고안인 것이다.As described above, the device of the present invention directly extracts the PCM data required from the ROM in which the PCM data is stored, thereby eliminating the need for a tone generator and an encoder, thereby making the circuit simpler and converting a tone analog signal into a digital signal and PCM data. It is a very useful design that can remove the noise generated when converting.

Claims

ROM (2) storing various PCM tone data, clock divider (4) having outputs (O ₁ -O ₅ ) connected to address inputs (A ₁₀ -A ₁₄ ) of ROM (2), and every frame The address counter 3 selects an address according to the time axis of the tone, and outputs Q _{1 to} Q ₁₀ connected to the address inputs A _{0 to} A ₉ of the ROM 2 and an output of the address counter 3 ( O ₆ , O ₉ , and O ₁₀ as inputs, the outputs of which are AND gates 5 connected to the erase terminal CLR of the address counter 3, and outputs D ₀ -D ₇ of the ROM 2. A parallel-to-serial conversion register 1 having a connected input AH and a clock input PCM CK of the clock divider 4 connected thereto, and an output Q of the parallel-to-serial conversion register 1. PCM tone generator for an electronic exchange having a buffer (6) for connecting _H ) to the PCM highway.