KR940001337Y1 - Protecting circuit for smps feedback tr - Google Patents
Protecting circuit for smps feedback tr Download PDFInfo
- Publication number
- KR940001337Y1 KR940001337Y1 KR2019910019491U KR910019491U KR940001337Y1 KR 940001337 Y1 KR940001337 Y1 KR 940001337Y1 KR 2019910019491 U KR2019910019491 U KR 2019910019491U KR 910019491 U KR910019491 U KR 910019491U KR 940001337 Y1 KR940001337 Y1 KR 940001337Y1
- Authority
- KR
- South Korea
- Prior art keywords
- feedback
- transistor
- voltage
- base
- emitter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
내용없음.None.
Description
제1도는 피드백전압을 사용하는 대표적인 SMPS피드백회로도.1 is a representative SMPS feedback circuit diagram using a feedback voltage.
제2도는 본 고안에 따른 피드백 트랜지스터 보호회로도이다.2 is a feedback transistor protection circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 하이브리드 IC블럭 2 : 피드백블럭1: Hybrid IC block 2: Feedback block
3 : 클램핑부3: clamping part
본 고안은 피드백전압을 사용하는 회로에 관한 것으로, 특히 SMPS(Switching Mode Power Supply)회로의 피드백 트랜지스터의 파괴를 방지할 수 있도록한 피드백 트랜지스터 보호회로에 관한 것이다.The present invention relates to a circuit using a feedback voltage, and more particularly, to a feedback transistor protection circuit capable of preventing destruction of a feedback transistor of a switching mode power supply (SMPS) circuit.
제1도는 피브백전압을 사용하는 대표적인 SMPS피드백회로도로서, 도시한바와같이 포토커플러(PC)에 의해 패드백전압을 콘트롤하게 되면 포토커플러(PC)의 콜렉터에 연결되어 있는 커패시터(C1)에 의해 PNP트랜지스터(Q3)의 베이스에 피드백전압이 인가되게 된다.FIG. 1 is a typical SMPS feedback circuit diagram using a feedback voltage. As shown in FIG. 1, when the padback voltage is controlled by the photocoupler PC, the capacitor C1 is connected to the collector of the photocoupler PC. The feedback voltage is applied to the base of the PNP transistor Q3.
이때PNP트랜지스터(Q3)의 베이스와 에미터사이세 역방향전압이 인가되게 되는데 소형트랜지스터의 경우 5V가 넘게되면 파괴되므로 커패시터(C1)의 충전된 전압이 방전될때 시스템 자체가 완전히 파괴되는 경우가 발생되는 문제점이 있었다.At this time, the reverse voltage is applied between the base and emitter of the PNP transistor Q3. When the small transistor exceeds 5 V, the system itself is completely destroyed when the charged voltage of the capacitor C1 is discharged. There was a problem.
도면에서 1은 트랜지스터(Q1,Q2)로 구성된 하이브리드 IC블럭이며, 2는 트랜지스터(Q3), 저항(R1~R3), 커패시터(C1), 다이오드(D1)으로 구성된 피드백 블럭을 각각 나타낸다.In the figure, 1 is a hybrid IC block composed of transistors Q1 and Q2, and 2 represents a feedback block composed of transistors Q3, resistors R1 to R3, capacitor C1, and diode D1, respectively.
본 고안은 상술한 문제점을 해결하기 위한 것으로, 본 고안의 목적은 피드백 트랜지스터의 역방향전압을 파괴전압이하로 유지하도록한 피드백 트랜지스터 보호회로를 제공하는 것이다.The present invention is to solve the above problems, an object of the present invention is to provide a feedback transistor protection circuit for maintaining the reverse voltage of the feedback transistor below the breakdown voltage.
이와 같은 목적을 달성하기 위한 본 고안의 특징은 피드백전압에 베이스에 인가되는 피드백 트랜지스터를 갖는 SMPS의 피드백회로에 있어서, 상기 피드백 트랜지스터의 베이스와 에미터 사이에 연결되며 상기 베이스에서 상기 에미터간의 역방향전압을 상기 피드백 트랜지스터의 파괴전압이하로 유지될 수 있도록한 클램핑부를 포함하여 구성되는 것을 특징으로 하는 SMPS의 피드백 트랜지스터 보호뢰로에 있다.In order to achieve the above object, a feature of the present invention is a feedback circuit of an SMPS having a feedback transistor applied to a base to a feedback voltage, which is connected between a base and an emitter of the feedback transistor, and a reverse direction between the emitters at the base. And a clamping part configured to maintain a voltage below a breakdown voltage of the feedback transistor.
이하, 본 고안을 첨부도면에 의하여 상세히 설명한다.Hereinafter, the present invention will be described in detail by the accompanying drawings.
제2도는 제1도의 SMPS피드백회로에 2개의 다이오드(D2,D3)로 구성된 클램핑부(3)를 연결해서 구성시킨 피드백 트랜지스터 보호회로를 나타낸 도면이다.FIG. 2 is a diagram showing a feedback transistor protection circuit configured by connecting the clamping unit 3 composed of two diodes D2 and D3 to the SMPS feedback circuit of FIG.
여기서, 2개의 다이오드(D2,D3)는 에노드가 서로 연결되며 다이오드(D3)는 제너다이오드를 나타낸다.Here, two diodes D2 and D3 have anodes connected to each other, and diode D3 represents a zener diode.
하이브리드 IC블럭(1)에서 트랜지스터(Q1)의 콜렉터에는 트랜스포머의 P권선 (도시하지 않음)이 연결되어지며 그 베이스에는 D권선(도시하지 않음)에서 발생되는 구형파의 전압이 인가되게 한다.In the hybrid IC block 1, a P winding (not shown) of a transformer is connected to a collector of the transistor Q1, and a voltage of a square wave generated from a D winding (not shown) is applied to a base thereof.
이 인가되는 전압은 다른 일측으로 트랜지스터(Q2)의 에미터에서 베이스로 흐르게 되어 피드백블럭(2)내의 트랜지스터(Q3)의 에미터에 인가되게 된다.The applied voltage flows from the emitter of the transistor Q2 to the base to the other side and is applied to the emitter of the transistor Q3 in the feedback block 2.
트랜지스터(Q3)의 에미터에 인가되는 전압은 그 베이스를 통해 커패시터(C1)에 충전되게 되는데 이 충전된 전압은 포토커플러(PC)가 도통되면 포토커플러(PC)를 통해 D전선의 전압을 정류해서 (-)전위의 기준전원족으로 방전되게 된다.The voltage applied to the emitter of the transistor Q3 is charged to the capacitor C1 through its base, and the charged voltage rectifies the voltage of the D wire through the photocoupler PC when the photocoupler PC is conductive. Thus, the battery is discharged to the reference power supply group having a negative potential.
그러나, 커패시터(C1)가 방전되기전에 트랜지스터(Q2)의 에미터에 입력되는 구형파 전압에 의해 트랜지스터(Q3)의 에미터와 베이스 사이에 역방향전압이 걸리게 된다.However, the square wave voltage input to the emitter of the transistor Q2 causes the reverse voltage to be applied between the emitter and the base of the transistor Q3 before the capacitor C1 is discharged.
이때 트랜지스터(Q3)의 에미터의 베이스 사이에 연결된 클램핑부(3)가 동작하게 되는데, 트랜지스터(Q3)의 파괴전압을 5V라고 할 경우 클램핑부(3)에 의해 트랜지스터(Q3)의 역방향전압을 5V미만으로 클램핑시키게 된다.At this time, the clamping part 3 connected between the emitter base of transistor Q3 is operated. When the breakdown voltage of transistor Q3 is 5V, the clamping part 3 reverses the reverse voltage of transistor Q3. It will clamp below 5V.
본 실시예에서는 다이오드(D2)를 0.8V의 순방향전압을 갖는 1N4148다이오드를 사용하였으며 제너다이오드(D3)는 3.6V짜리를 사용하였다.In this embodiment, the diode D2 uses a 1N4148 diode having a forward voltage of 0.8V, and the zener diode D3 uses a 3.6V diode.
더욱이, 다이오드(D2)는 상술한 트랜지스터(Q3)의 베이스를 통해 인가되는 전압이 커패시터(C1)에 충전될때 트랜지스터(Q3)의 베이스에서 에미터 축으로 흐르는 것을 막을 수 있는 정도의 순방향전압값을 가져야 한다.Furthermore, the diode D2 has a forward voltage value that can prevent the voltage applied through the base of the transistor Q3 from flowing from the base of the transistor Q3 to the emitter axis when the capacitor C1 is charged. Should have
이에 따라, 본 실시예에서는 다이오드(D2,D3)에 의에 약4.4V정도로 클램핑되므로 트랜지스터(Q3)의 베이스와 에미터간의 역방향전압이 제어되게 된다.Accordingly, in this embodiment, the clamping of the diodes D2 and D3 is about 4.4 V, so that the reverse voltage between the base and the emitter of the transistor Q3 is controlled.
이상 설명한 바와같이, 본 고안에 따르면 피드백 트랜지스터의 베이스에서 에미터 사이의 역방향전압이 파괴 전압이상이 되지 않게하여 피드백 트랜지스터의 파괴가 방지되고 전체적인 SMPS회로를 보호할 수 있는 효과가 있다.As described above, according to the present invention, the reverse voltage between the base and the emitter of the feedback transistor does not exceed the breakdown voltage, thereby preventing the breakdown of the feedback transistor and protecting the overall SMPS circuit.
더욱이 본 실시예에서는 SMPS피트백 회로를 예로 들었으나 PWM(Pulse Wid th Moduiation)을 이용한 피드백회로에 적용해도 좋음을 물론이다.Furthermore, in the present embodiment, the SMPS feedback circuit is taken as an example, but of course, the present invention may be applied to a feedback circuit using PWM.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910019491U KR940001337Y1 (en) | 1991-11-14 | 1991-11-14 | Protecting circuit for smps feedback tr |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910019491U KR940001337Y1 (en) | 1991-11-14 | 1991-11-14 | Protecting circuit for smps feedback tr |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930012262U KR930012262U (en) | 1993-06-25 |
| KR940001337Y1 true KR940001337Y1 (en) | 1994-03-11 |
Family
ID=19322236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910019491U KR940001337Y1 (en) | 1991-11-14 | 1991-11-14 | Protecting circuit for smps feedback tr |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001337Y1 (en) |
-
1991
- 1991-11-14 KR KR2019910019491U patent/KR940001337Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930012262U (en) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1278339C (en) | Inductor current control circuit | |
| US5012399A (en) | Self-oscillation type converter | |
| EP0371928A2 (en) | Protection of power converters from voltage spikes | |
| JPH05211769A (en) | Switch mode power supply | |
| US4642746A (en) | Circuit arrangement for feeding the regulation and control device of a regulated direct voltage converter | |
| US4593213A (en) | Current-limited MOSFET switch | |
| KR950015945A (en) | Switching power supply | |
| US4768142A (en) | Power-supply circuit | |
| KR940001337Y1 (en) | Protecting circuit for smps feedback tr | |
| US4323957A (en) | Voltage supression circuit for a voltage converter circuit | |
| US6608769B2 (en) | Switched mode power supply with a device for limiting the output voltage | |
| US4456836A (en) | Gate circuit for gate turn-off thyristor | |
| JPH051652B2 (en) | ||
| US5028825A (en) | Self-powered SCR gate drive circuit with optical isolation | |
| US5412332A (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| JP3676179B2 (en) | Power circuit | |
| US4924369A (en) | Regulated blocking converter wherein switch conduction time increases with higher output voltages | |
| CN210629358U (en) | DC voltage-stabilized source | |
| CN216851755U (en) | Switch power supply protection circuit and device | |
| US20230076965A1 (en) | Three-output dc voltage supply with bi-stable latch short-circuit protection | |
| JP3240773B2 (en) | DC / DC converter | |
| JP3651637B2 (en) | DC / DC converter device | |
| JPS6033743Y2 (en) | converter circuit | |
| JPS59219019A (en) | Overcurrent protecting circuit of semiconductor switch | |
| JP2547101Y2 (en) | Overcurrent protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030227 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |