KR940000509B1 - 화합물 반도체 소자의 제조방법 - Google Patents

화합물 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR940000509B1
KR940000509B1 KR1019910009582A KR910009582A KR940000509B1 KR 940000509 B1 KR940000509 B1 KR 940000509B1 KR 1019910009582 A KR1019910009582 A KR 1019910009582A KR 910009582 A KR910009582 A KR 910009582A KR 940000509 B1 KR940000509 B1 KR 940000509B1
Authority
KR
South Korea
Prior art keywords
layer
region
type
semiconductor layer
hemt
Prior art date
Application number
KR1019910009582A
Other languages
English (en)
Other versions
KR930001496A (ko
Inventor
김종렬
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910009582A priority Critical patent/KR940000509B1/ko
Publication of KR930001496A publication Critical patent/KR930001496A/ko
Application granted granted Critical
Publication of KR940000509B1 publication Critical patent/KR940000509B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

화합물 반도체 소자의 제조방법
제1도는 종래의 일반적인 TJS-LD의 수직단면도.
제2도는 종래의 일반적인 HEMT의 수직단면도.
제3a~c도는 이 발명에 따른 화합물 반도체 소자의 제조공정도이다.
이 발명은 화합물 반도체 소자의 제조방법에 관한 것으로, 레이저 다이오드(LASER Diode ; 이하 LD라 칭함)와 2차원 전자가스(Two-Dimensional Electron Gas ; 이하 2DEG라 칭함)를 이용하여 저잡음 및 고전자 이동도의 특성을 가지는 고전자 이동도 트랜지스터(High Electron Mobility Transistor ; 이하 HEMT라 칭함)를 동일한 기판에 형성하는 화합물 반도체 소자의 제조방법에 관한 것이다.
최근 정보통신사회로 급속히 발전해감에 따라 화합물 반도체를 이용한 초고속전자소자와 광소자, 광전소자등에 대한 연구가 활발히 진행되고 있다. 이와같이 초고속 전자소자와 광소자재료로 이용되고 있는 화합물 반도체중 GaAs는 일반적으로 많이 사용되고 있는 Si에 비해 높은 전자이동도를 가지므로 고속전자소자에 유리하고, 직접천이형 밴드구조를 가짐으로써 광전소자의 기본조건을 만족시킬 수 있다. 또한, 동작속도가 빠르고 소비전력이 작으므로 군사용이나 우주통신에 유리하다.
따라서 상기 화합물 반도체 소자중 GaAs는 Si소자의 단점을 보완하는 상태로 발전되어 여러가지의 전기적, 광학적 특성을 이용하여 여러종류의 개별소자들이 개발되고 있다.
상기 개별소자에는 광특성을 이용한 레이저다이오드(LD), 발광다이오드(Light Emitting Diode ; 이하 LED라 칭함)와 금속 반도체 전계효과 트랜지스터(Metal Semi conductor Field Effect Transistor ; 이하 MESFET라 칭함), 고전자 이동도 트랜지스터(High Electron Mobility Transistor ; 이하 HEMT라 칭함)와 같은 전계효과 트랜지스터와 이종접합 바이폴라 트랜지스터(Heterojuntion Bipolar Transistor ; 이하 HBT라 칭함)와 같은 바이폴라 트랜지스터등이 있다.
상기 HEMT는 이종접합(Heterojunction)의 계면에서 발생되는 2차원 전자가스가 전계효과에 의해 동작하는 것으로 저잡음 및 고속동작의 특성을 갖는다. 또한, 상기 LD는 이득매질이 PN 접합으로 이루어져 순방향으로 전압을 인가하면 PN접합면에서 전자(Electron)와 정공(Hole)의 재결합에 의해 발생되는 광이 외부로 유도방출한다.
한편, HEMT 및 LD등의 능동소자중 광소자와 전자소자를 한칩에 집적한 광전집적회로소자(Opto-Electronic IC ; 이하 OEIC라 칭함)가 제작되고 있다.
제1도는 종래의 일반적인 TJS(Transverse Junction Stripe)형 LD의 수직단면도이다. 상기 TJS-LD의 구조를 설명한다.
반절연성 CaAs기판(1)상에 제1N형 A1GaAs층(2), N형 A1GaAs층(3), 제2N형 AlGaAsGaAs층(4) 및 N+형 GaAs층(5)이 순차적으로 적층되어 있다. 상기에서 제1N형 AlGaAs층(2)은 제1클래드층으로, 제2N형 AlGaAs층(4)은 제2클래드층으로, N형 AlGaAs층(3)은 활성층으로, N+형 GaAs층(5)은 캡층으로 이용된다. 상기에서 발생되는 광을 활성층(3)내에 제한하기 위하여 활성층(3)의 굴절률을 제 1클래드층(2) 및 제 2클래드층(4)보다 크게 하여야 한다. 또한, 상기에서 N+형 GaAs층(5) 상부의 일측부분상에 P+형 확산영역(8)이 형성되어 있으며, 이 P-형 확산영역(8)은 두단계로 확산하며, 상기 반절연성 GaAs기판(1)의 소정두께가 겹친다. 이때 수평방향의 N-P-P-접합이 형성된다. 또한, 상기 P+형 확산영역(8)의 상부에 P형 전극(7)이 형성되어 있고, N+형 GaAs층(5)의 타측부분상에 N형 전극(6)이 형성되어 있다.
상술한 TJS-LD 구조의 제조방법을 간단히 설명한다.
반절연성 GaAs기판(1)상에 제1N형 AlGaAs층(2), N형 A1GaAs층(3), 제2N형 AlGaAs층(4) 및 N+형 GaAs층(5)을 MBE(Molecular Beam Epitaxy) 또는 MOCVD(Metal Organic Chemical Vapor Deposition)등의 방법에 의해 순차적으로 형성된다. 그다음 상기 N+형 GaAs층(5)상에 질화막(Si3N4)을 형성하고, 이 질화막을 확산마스크로 이용하여 이 N+형 GaAs층(5)의 일측부분을 Zn등의 P형 불순물을 확산시켜 P+형 확산영역 (8)을 형성한다. 이때 두단계의 Zn 확산공정을 행하며, 이와같은 Zn 확산공정을 통하여 수평방향의 N-P-P+ 접합을 형성한다. 이때 상기 확산영역 (8 )은 제1N형 A1GaAs층(2)의 소정두께가 겹치도록 한다. 또한, 상기 N-형 GaAs층( 5) 상부의 타측에 AuGe/Ni/Au으로 이루어진 N형 전극(6), P-형 확산영역(8)의 상부에 AuZn/Au으로 이루어진 P형 전극(7)이 형성되며 각각 오믹접촉(Ohmic Contact)을 이룬다.
제2도는 종래의 일반적인 HEMT의 구조를 나타내는 수직단면도이다.
상기 HEMT의 구조를 간단히 설명한다.
반절연성 GaAs기판(11)의 표면에 불순물이 도우프되지 않은 GaAs층(12), 불순물이 도우프되지 않은 A1GaAs층(13)파 N형 A1GaAs층(14)이 적층되어 있다. 상기 불순불이 도우프되지 않은 GaAs층(12)과 불순물이 도우프되지 않은 A1GaAs층(1 3)은 이종접합을 이루며 각각 버퍼층(Buffer layer)과 스페이서(Spacer layer)층으로 이용된다. 또한, 상기 N형 A1GaAs층(14)은 2차원 전자가 발생되는 소오스층으로 이용되며, 이 N형 A1GaAs층(14)에서 발생된 2차원 전자는 상기 불순물이 도우프되지 않은 A1GaAs층(13)에 의해 이동도가 증가되어 상기 불순물이 도우프되지 않은 GaAs층(12)과의 계면에서 2차원 전자가스층이 형성된다. 그리고, 상기 N형 A1GaAs층(14 ) 표면의 양단에 N+형 GaAs층(15)이 형성되어 있고, 상기 n+형 GaAs층(15)의 표면에 소오스 및 드레인전극(16),(17)이 형성되어 있다. 상기 N+형 GaAs층(15)은 캡층으로 이용되며, 상기 소오스 및 드레인전극(16),(17)과 오믹접촉을 이루고 있다. 또한, 상기 N형 A1GaAs층(14)의 표면에는 게이트전극(17)이 쇼트키 접촉을 이루며 형성되어 있다.
상술한 구조의 HEMT의 제조방법을 간단히 설명한다.
반절연성 GaAs기판(11)상에 불순물이 도우프되지 않은 GaAs층(12), 불순물이 도우프되지 않은 A1GaAs층(13), N형 A1GaAs층(14) 및 N+형 GaAs층(15)을 MBE법에 의해 순차적으로 형성한다. 그다음, 상기 N+형 GaAs층(15) 표면의 양단에 통상의 리프트오프(Lift-off)법에 의하여 오믹금속인 AuGe/Ni/Au으로 이루어진 소오스 및 드레인전극(16),(17)을 형성한다. 그다음, 통상의 리소그래피(Lithography)법에 의해 상기 소오스 및 드레인전극(16),(17)이 형성되어 있지 않은 N+형 GaAs층(1 5)을 제거하여 N형 A1GaAs층(14)을 노출시킨 후 리프트오프법에 의해 이 N형 A1G aAs층(14)의 표면에 쇼트키 금속인 Pt/Pd/Au으로 이루어진 게이트전극(18)을 형성한다.
상술한 TJS-LD는 레이저 발진시 모우드(mode)조절이 안정화되며 광출력효율 및 재현성 차원에서 우수한 효과의 고집적화를 이룰수 있는 반도체 레이저 다이오드로 이용되고 있다. 또한 HEMT는 직접위성방송(Direct Broadcasting by satellite) 시스템에서 수신수단으로써 저잡음 수신용으로 이용되고 있다.
그러나 반절연성 기판상에 광소자인 DH-LD와 저잡음 증폭소자인 HEMT의 하이브리드(Hybrid) IC는 소자의 성능이 떨어지는 문제점이 있었다. 또한, 도전성기판위에 버퍼층을 쌓고 두차례 이상의 에피택시 공정을 행하여야 하므로 프로세스(Process)가 복잡해지는 문제점이 있었다.
따라서, 이 발명의 목적은 제조공정의 간단화, 소자성능의 향상과 더불어 재현성 차원에서 우수한 효과의 고집적화를 이룰 수 있는 화합물 반도체 소자를 제공함에 있다.
또한, 이 발명의 다른 목적은 상기 화합물 반도체 소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 레이저 다이오드(TJS-LD)와 고전자 이동도 트랜지스터(HEMT)를 구비한 화합물 반도체 소자의 제조방법에 있어서, 반절연성 화합물 반도체기판의 전표면에 제1, 제2, 제3, 제4, 제5 및 제6반도체층을 순차적으로 형성한 후 LD 영역을 제외한 나머지 부부을 메사에칭(mesa etching)하여 제3반도체층을 노출시키는 공정과, 상기 노출된 제3반도체층의 일측에 소자들을 분리하기 위한 소자분리영역인 홈을 형성하는 공정과, 상기 LD 영역상의 제6반도체층 상부의 일측에 확산하여 제1반도체층의 소정두께가 겹친 제2도전형의 확산영역을 형성하는 공정과, 상기 HEMT 영역상의 제3반도체층 양단의 소정부분에 제1반도체층의 일부분과 겹치도록 제1도전형의 이온주입영역을 형성하는 공정과, 상기 LD영역의 제2도전형 확산영역의 상부에 제2도전형의 전극을 상기 제6반도체층의 타측부분상에 제1도전형의 전극을 각각 형성하는 공정과, 상기 HEMT 영역과 제1도전형 이온주입영역의 상부에 HEMT의 소오스 및 드레인전극을 각각 형성하는 공정과, 상기 소오스 및 드레인전극 사이의 제3반도체층의 소정부분을 제거하여 노출된 제3반도체층상에 게이트전극을 형성하는 공정으로 이루어짐을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.
제3a~c도는 이 발명에 따른 TJS-LD와 HEMT를 OEIC한 화합물 반도체 소자의 제조공정도이다.
제3a도를 참조하면, 반절연성 GaAs 기판(31)상에 10000Å정도의 불순물이 도우프되지 않은 GaAs층(제1반도체층 ; 33), 100Å 정도의 불순물이 도우프되지 않은 A1GaAs층(제2반도체층 ; 35), 5000Å 정도의 제1N형 A1GaAs층(제3반도체층 ; 37), 1000Å정도의 N형 GaAs층(제4반도체층 ; 39), 5000Å정도의 제2N형 A1GaAs층(제5반도체층 ; 41) 및 2000Å 정도의 N+형 GaAs층(제6반도체층 ; 43)을 MBE법에 의해 순차적으로 형성한다. 그다음, LD의 영역(L)을 제외한 나머지 영역의 N+형 GaAs층(43), 제2N형 A1GaAs층(41) 및 N형 GaAs층(39)을 메사에 칭한다. 이때, 상기 제1형 N형 A1GaAs층(37)도 소정두께가 제거된다. 계속해서 상기 LD의 영역(L)과 HEMT의 영역(H)을 상호 분리시키기 위하여 영역(L)과 영역(H) 사이에 홈(45)을 형성한다. 상기 홈(45)은 습식 또는 건식식각 방법에 의해 상기 불순물이 도우프 되지 않은 GaAs층(33)의 소정깊이부분까지 형성된다.
상기에서 불순물이 도우프되지 않은 GaAs층(33)은 LD의 버퍼층으로 HEMT의 활성층으로 각각 이용되며 또한 상기 불순물이 도우프되지 않은 A1GaAs층(35)은 HEMT의 스페이서층으로 이용되며 2차원전자의 이동도를 증가시킨다. 상기 제1N형 A1GaAs층(37)은 LD의 제 1 클래드층으로 이용되며, HEMT의 2차원 전자기 발생되는 소오스층으로 이용된다. 또한, 상기 LD 영역의 N형 GaAs층(39)은 활성층으로, 제2N형 AlGaAs층(41)은 제2클래드층으로, N+형 GaAs층(43)은 캡층으로 각각 이용된다. 또한, 상기에서 발생되는 광을 N형 GaAs층(39)내에 국한시키기 위해 N형 GaAs층(39)의 굴절률은 제1N 및 제2N형 A1GaAs층(37),(41)보다 크고 밴드갭은 작게 선택되어야 한다.
제3b도를 참조하면, 상기 LD영역(LD)의 N+형 GaAs층(43)의 전표면에 300 0Å 정도의 질화막 Si3N4을 형성하고 이 N+형 GaAs층(43)의 일측에 개구부(Win dow opening)를 형성한후, 이 개구부를 통해 Zn등의 P형 불순물을 확산시켜 P+형 확산영역(47)을 형성한다. 또한, 상기 확산영역(47)은 불순물이 도우프 되지 않은 GaAs층(33)의 소정두께가 겹치도록 한다. 이때 Zn등의 P형 불순물의 확산은 일반적으로 고온(600~800℃)공정이므로 불순물의 확산에 의해 이종접합(Heterojunction)면의 급준성(abruptness)이 깨지고 도우핑 농도제어의 재현성이 나쁘므로 수직방향 대 수평방향의 확산비를 1 : 1이하로 줄이기 어렵다. 이를 고려하여 확산마스크를 질화막으로 이용하고 두단계의 Zn 확산공정을 행한다. 이와같은 Zn 확산공정을 통하여 수평방향의 N-P-P+ 접합을 형성한다. 그다음, P+형 확산영역(47)의 상부에 P형전극(49)을 N+형 GaAs층(43) 상부의 타측에 N형전극(51)을 각각 형성한다. 상기에서 P형전극( 49)은 AuZn/Au으로 이루어진 합금이 사용되며, N형전극(51)은 AuGe/Ni/Au으로 이루어진 합금이 사용되며 각각 오믹접촉을 이룬다.
제3c도를 참조하면, 상기 HEMT영역(H)의 제1N형 A1GaAs층(37)양단의 소정부분상에 질화막(Si3N4)을 마스크로 하여 통상의 이온주입(Ion-implantation)법에 의해 Si등의 N형 불순물을 이온주입한 후 이 불순물이 활성화되도록 열처리하여 N+형 이온주입영역(53)을 형성한다. 상기에서 N+형 이온주입영역(53)은 상기 불순물이 도우프되지 않은 GaAs층(33)의 소정두께가 겹치도록 한다. 그다음, 상기 N+형 이온주입영역(53)의 상부에 HEMT의 소오스 및 드레인전극(55),(57)을 리프트오프법에 의해 형성한다. 상기 소오스 및 드레인전극(55,(57)은 오믹금속인 AuGe/Ni/Au으로 이루어지며, 상기 N+형 이온주입영역(53)과 오믹접촉을 이룬다. 또한, 리세스에칭(recess etching)에 의해 상기 제1N형 A1GaAs층(37)의 소정부분을 제거하고 제1N형 AlGa As층(37)의 일부분을 노출시켜 게이트전극부를 형성한다. 상기 게이트전극부에 쇼트키 금속인 Pt/Pd/Au으로 이루어진 게이트전극(59)을 형성한다. 이 게이트전극(59)은 상기 제1N형 A1GaAs층(37)과 쇼트키 접촉을 이룬다.
상기 제1N형 A1GaAs층(37)에 발생된 2차원 전자는 상기 불순물이 도우프되지 않은 A1GaAs층(35)인 스페이서층에 의해 이동도가 증가되어 상기 불순물이 도우프되지 않은 GaAs층(33)과 제1N형 A1GaAs층(37)에 의한 급준한 이종접합 구조를 성장시켜 불순물이 도우프되지 않은 GaAs층(33)의 계면에 2차원 전자개스를 발생시키고 이에따라 불순물에 의한 산란을 감소시킴으로써 전자의 높은 이동도를 얻는다.
상술한 바와같이 TJS-LD와 HEMT를 한개의 칩상에 집적화하시켜 광통신시스템에 사용하면 LD에서 발생된 광을 HEMT에 의해 증폭할 수 있다. 따라서, 이 발명은 TJS-LD와 HEMT를 고집적화시켜 OETC함으로써 저소비전력과 원가가 절감되며, 광통신, 광신호제어 및 컴퓨터 정보처리등에 폭넓게 적용할 수 있는 이점이 있다. 또한, 이 발명의 실시예를 GaAs계열 물질로 보였으나 이 발명의 사상과 동일하게 GaAs를 Inp계열로 대치하여 형성할 수 있다.

Claims (8)

  1. 레이저다이오드(TJS-LD)와 고전자이동도 트랜지스터(HEMT)를 구비한 화합물 반도체 소자의 제조방법에 있어서, 반절연성 화합물 반도체 기판의 전표면에 제1, 제2, 제3, 제4, 제5 및 제6반도체층을 순차적으로 형성한 후 LD 영역을 제외한 나머지 부분을 메사에칭하여 제3반도체층을 노출시키는 공정과, 상기 노출된 제3반도체층의 일측에 소자들을 분리하기 위한 소자분리 영역인 홈을 형성하는 공정과, 상기 LD 영역상의 제6반도체층 상부의 일측에 확산하여 제1반도체층의 소정두께가 겹친 제 2도전형의 확산영역을 형성하는 공정과, 상기 HEMT 영역상의 제3반도체층 양단의 소정부분에 제1반도체층의 일부분과 겹치도록 제1도전형의 이온주입영역을 형성하는 공정과, 상기 LD 영역이 제2도전형 확산영역의 상부에 제2도전형의 전극을 상기 제6반도체층의 타측부분상에 제1도전형의 전극을 각각 형성하는 공정과, 상기 HEMT 영역의 제1도전형 이온주입영역의 상부에 HEMT의 소오스 및 드레인전극을 각각 형성하는 공정과, 상기 소오스 및 드레인전극 사이의 제3반도체층의 소정부분을 제거하여 노출된 제3반도체층상에 게이트전극을 형성하는 공정으로 이루어짐을 특징으로 하는 화합물 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 반도체층들은 MBE 방법으로 형성하는 화합물 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제1반도체층은 불순물이 도우프되지 않은 층으로 LD에서는 버퍼층으로 이용되고 HEMT에서는 활성층으로 이용되는 화합물 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 제3반도체층은 N형의 불순물이 도우프된 층으로 LD에서는 클래드층으로 이용되고 HEMT에서는 전자공급층으로 이용되는 화합물 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 확산영역은 Zn등의 P형 불순물의 확산에 의해 형성하는 화합물 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 이온주입영역은 Si등의 N형 불순물을 이온주입하여 형성하는 화합물 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 제1도전형은 N형이고, 제2도전형은 P형인 화합물 반도체 소자이 제조방법.
  8. 제1항에 있어서, 상기 반도체층들은 GaAs계 물질뿐만 아니라 InP계 물질로 대치하여 사용할 수 있는 화합물 반도체 소자의 제조방법.
KR1019910009582A 1991-06-11 1991-06-11 화합물 반도체 소자의 제조방법 KR940000509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910009582A KR940000509B1 (ko) 1991-06-11 1991-06-11 화합물 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910009582A KR940000509B1 (ko) 1991-06-11 1991-06-11 화합물 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR930001496A KR930001496A (ko) 1993-01-16
KR940000509B1 true KR940000509B1 (ko) 1994-01-21

Family

ID=19315624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009582A KR940000509B1 (ko) 1991-06-11 1991-06-11 화합물 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR940000509B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101379674B1 (ko) 2013-09-10 2014-04-01 한국지질자원연구원 이산화탄소의 누출처리장치 및 이에 의한 이산화탄소의 누출처리 방법

Also Published As

Publication number Publication date
KR930001496A (ko) 1993-01-16

Similar Documents

Publication Publication Date Title
US6936839B2 (en) Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6849866B2 (en) High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration
US4111725A (en) Selective lift-off technique for fabricating gaas fets
KR940005454B1 (ko) 화합물반도체장치
KR850005154A (ko) 화합물 반도체 집적회로 장치
US4207586A (en) Semiconductor device having a passivating layer
EP1166410A2 (en) Semiconductors structures using a group iii-nitride quaternary material system with reduced phase separation and method of fabrication
US4771325A (en) Integrated photodetector-amplifier device
US5164797A (en) Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US20020003245A1 (en) Compound semiconductor device and method of manufacturing the same
Burnham et al. Low-threshold single quantum well (60 Å) GaAlAs lasers grown by MO-CVD with Mg as p-type dopant
US4745446A (en) Photodetector and amplifier integration
US4791072A (en) Method for making a complementary device containing MODFET
US4529996A (en) Indium phosphide-boron phosphide heterojunction bipolar transistor
US5027182A (en) High-gain AlGaAs/GaAs double heterojunction Darlington phototransistors for optical neural networks
Bar‐Chaim et al. Monolithic integration of a GaAlAs buried‐heterostructure laser and a bipolar phototransistor
KR940000509B1 (ko) 화합물 반도체 소자의 제조방법
US5104823A (en) Monolithic integration of optoelectronic and electronic devices
US5162891A (en) Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same
EP0092645A2 (en) Transistor and circuit including a transistor
KR930000824B1 (ko) 광전집적회로 소자 및 그 제조방법
KR100234350B1 (ko) 화합물 반도체 장치의 제조방법
KR940005728B1 (ko) 화합물 반도체 소자 및 그 제조방법
KR940005710B1 (ko) 화합물 반도체소자 및 그 제조방법
KR940000508B1 (ko) 화합물 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee