KR930020906A - Line interface of wired terminal device - Google Patents

Line interface of wired terminal device Download PDF

Info

Publication number
KR930020906A
KR930020906A KR1019920004988A KR920004988A KR930020906A KR 930020906 A KR930020906 A KR 930020906A KR 1019920004988 A KR1019920004988 A KR 1019920004988A KR 920004988 A KR920004988 A KR 920004988A KR 930020906 A KR930020906 A KR 930020906A
Authority
KR
South Korea
Prior art keywords
voltage
loop forming
polarity
line interface
current
Prior art date
Application number
KR1019920004988A
Other languages
Korean (ko)
Other versions
KR940010849B1 (en
Inventor
이원용
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019920004988A priority Critical patent/KR940010849B1/en
Publication of KR930020906A publication Critical patent/KR930020906A/en
Application granted granted Critical
Publication of KR940010849B1 publication Critical patent/KR940010849B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Telephonic Communication Services (AREA)
  • Devices For Supply Of Signal Current (AREA)

Abstract

유선 단말 장치의 라인 인터페이스에 관한 것으로, 특히 직류 전류의 특성을 양호하게 개선시킨 라인 인터페이스에 관한것이다.The present invention relates to a line interface of a wired terminal device, and more particularly, to a line interface with improved characteristics of a direct current.

상기의 라인 인터페이스는 전화 라인(L1, L2)으로 입력되는 직류전압을 전파정류하여 극성정렬된 직류전압을 출력하는 극성정렬수단과, 상기 극성정력수단의 출력 양단자에 접속되어 있으며, 소정레벨의 구동전압의 입력에 의해 응답 스위칭되어 상기에서 출력되는 직류전압의 전류 루프를 형성하여 바이패스하는 전류 루프형성수단과, 상기 극성정렬수단의 출력단자에 접속되어 극성 정렬된 적류전압을 소정 레벨의 전압으로 분압하여 상기 전류루프형성수단을 구동하는 루프 형성 구동수단과, 상기 루프형성 구동수단의 출력단자와 상기 루프 형성부의 입력단자 사이에 접속되어 상기 루프 형성부의 스위칭 시간을 조절하는 과도 응답시간 조절수단으로 구성되어 있다.The line interface is connected to the polarity sorting means for full-wave rectifying the DC voltage inputted to the telephone lines L1 and L2 and outputting the polarized aligned DC voltage, and to the both terminals of the outputs of the polarity rectifying means. A current loop forming means for response-switching by input of a driving voltage to form a current loop of the DC voltage outputted above, and bypassing the current loop forming means; A loop forming driving means for driving the current loop forming means by dividing the voltage into a loop; and a transient response time adjusting means connected between an output terminal of the loop forming driving means and an input terminal of the loop forming portion to adjust the switching time of the loop forming portion. It consists of.

상기와 같은 구성으로 전화라인을 인터페이스함으로써 극성 반전시 직류 전류의 과도응단을 안정화 시킬 수 있으며, 통화 품질을 양호하게 할 수 있다.By interfacing the telephone line with the configuration as described above, it is possible to stabilize the transient response of the DC current during polarity inversion and to improve the call quality.

Description

유선 단말 장치의 라인 인터페이스Line interface of wired terminal device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명에 따른 유선단말 장치의 라인 인터페이스의 회로도이다.3 is a circuit diagram of a line interface of a wired terminal device according to the present invention.

제4도는 제1도의 직류 전류 특성 그래프 및 제3도의 전류 특성 그래프이다.4 is a graph of direct current characteristics of FIG. 1 and a graph of current characteristics of FIG.

Claims (4)

전화라인(L1, L2) 사이에 접속되어 있으며 상기 전화라인(L1, L2)으로 입력되는 직류전류 신호에 중첩되어진 교류신호만을 음성처리장치로 인터 페이싱하는 음성신호 결합수단을 구비한 유선 단말 장치의 라인 인터 페이스에 있어서, 상기 전화 라인(L1, L2)으로 입력되는 직류전압을 전파정류하여 극성정렬된 직류전압을 출력하는 극성 정렬수단과, 상기 극성정렬수단의 출력 양단자에 접속되어 있으며, 소정레벨의 구동전압의 입력에 의해 응답 스위칭되어 상기에서 출력되는 직류전압의 전류 루프를 형성하여 바이패스하느 전류 루프형성수단과, 상기 극성정렬수단의 출력단자에 접속되어 극성 정렬된 직류전압을 소정 레벨의 전압으로 분압하여 상기 전류 루프형성수단을 구동하는 루프 형성 구동수단과, 상기 루프 형성 구동수단의 출력단자와 상기 루프 형성부의 입력단자 사이에 접속되어 상기 루프 형성부의 스위칭시간을 조절하는 과도 응답시간 조절수단으로 구성함을 특징으로 하는 유선 단말 장치의 라인 인터페이스.A wired terminal device having voice signal coupling means connected to a telephone line L1 and L2 and interfacing only an AC signal superimposed on a DC current signal inputted to the telephone lines L1 and L2 to a voice processing device. In the line interface, polarity alignment means for full-wave rectifying the DC voltage input to the telephone lines L1 and L2 and outputting the polarity-aligned DC voltage is connected to both terminals of the output of the polarity alignment means. The current loop of the DC voltage outputted from the switching device is switched in response to the input of the driving voltage of the level, and the current loop forming means bypasses the polarity-aligned DC voltage connected to the output terminal of the polarity sorting means. A loop forming driving means for driving the current loop forming means by dividing to a voltage of?, An output terminal of the loop forming driving means, and the loop; And a transient response time adjusting means connected between input terminals of the pin forming portion to adjust the switching time of the loop forming portion. 제1항에 있어서, 전류 루프형성수단은 상기 극성정렬수단의 출력단자 사이에 접속되어 소정레벨의 스위칭 제어신호의 입력에 의해 스위칭되어지는 다아링톤 트랜지스터(Q1, Q2) 및 상기 다이링톤 트렌지스터(Q1, Q2)의 에미터에 접속되어진 전류 제한저항(R4)와, 상기 극성정렬수단의 정(+) 전압 출력단자와 상기 저항(R4)의 접속 노드 사이에 접속되어 과도전압을 패스하는 제너 다이오드(ZD1)으로 구성함을 특징으로 하는 유선 단말 장치의 라인 인터페이스.2. A ring arranging transistor (Q1) and a dilington transistor (Q1) according to claim 1, wherein current loop forming means is connected between output terminals of said polarity sorting means and switched by input of a switching control signal of a predetermined level. And a Zener diode connected between the current limiting resistor R4 connected to the emitter of Q2 and the positive voltage output terminal of the polarity alignment means and the connection node of the resistor R4 to pass the transient voltage ( ZD1), the line interface of the wired terminal device. 제2항에 있어서, 루프 형성구동수단은 상기 극성 정렬수단의 출력단자에 직렬 접속되어 극성정렬된 직류전압을 소정레벨로 분압하여 출력하는 저항(R1, R3)으로 구성됨을 특징으로 하는 유선 단말 장치의 라인 인터페이스.3. The wired terminal device according to claim 2, wherein the loop forming driving means comprises resistors R1 and R3 connected in series with the output terminals of the polarity alignment means to divide and output the polarized DC voltage to a predetermined level. Line interface. 제3항에 있어서, 과도 응답 조절수단은 상기 다아링톤 트랜지스터(Q1,Q2)의 베이스와 상기 저항(R1)과 저항(R3)의 접속 노드사이에 접속되진 캐패시터(C1)임을 특징으로 하는 유선 단말 장치의 라인 인터페이스.4. The wired terminal according to claim 3, wherein the transient response adjusting means is a capacitor (C1) connected between the bases of the darlington transistors (Q1, Q2) and the connection nodes of the resistors (R1) and (R3). Line interface of the device. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920004988A 1992-03-26 1992-03-26 Terminal interface circuit KR940010849B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004988A KR940010849B1 (en) 1992-03-26 1992-03-26 Terminal interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004988A KR940010849B1 (en) 1992-03-26 1992-03-26 Terminal interface circuit

Publications (2)

Publication Number Publication Date
KR930020906A true KR930020906A (en) 1993-10-20
KR940010849B1 KR940010849B1 (en) 1994-11-17

Family

ID=19330908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004988A KR940010849B1 (en) 1992-03-26 1992-03-26 Terminal interface circuit

Country Status (1)

Country Link
KR (1) KR940010849B1 (en)

Also Published As

Publication number Publication date
KR940010849B1 (en) 1994-11-17

Similar Documents

Publication Publication Date Title
US4599494A (en) Ring sense telephone tone ringer circuit
KR890005992A (en) Complementary signal output circuit
NO933658D0 (en) ELECTRIC VOLTAGE CONVERTER
KR870010695A (en) Integrated NMOS Circuit Arrangement
KR910002128A (en) Integrated control circuit
JPS596549B2 (en) 3-terminal power supply circuit for telephones
KR930020906A (en) Line interface of wired terminal device
US4266099A (en) Pulse rejection and duration correction circuit
US5172409A (en) Precision FET control loop
GB2132448A (en) Telephone subscribers' line interface circuit
KR970060786A (en) Modem signal stabilization call keeping device
SU1187251A2 (en) Delaying device
KR910019374A (en) Subscriber interface circuit of communication system
KR960010068Y1 (en) A circuit in telephone
US6020728A (en) Control circuit with a single control input for controlling DC and AC currents in a load
JPS6022862A (en) Power supply circuit
JP2807259B2 (en) DC characteristic variable circuit for telephone
KR950002107Y1 (en) Parasitic pulse elimination circuits
CA1114970A (en) Pulse rejection and duration correction circuit
KR950002207A (en) Clamping circuit
EP0619893A1 (en) Improvements in and relating to proximity switches
WO1993010597A3 (en) Symmetric, high speed, voltage switching circuit
JP2538927Y2 (en) Telephone device
KR890000182Y1 (en) Loop current hipass circuit
KR910003493B1 (en) Dc by-passing circuit in analog interface

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee