KR930011804B1

KR930011804B1 - 에프에스케이 데이타 동기회로

Info

Publication number: KR930011804B1
Application number: KR1019900018994A
Authority: KR
Inventors: 강병동
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1990-11-22
Filing date: 1990-11-22
Publication date: 1993-12-21
Also published as: KR920011123A

Abstract

내용 없음.

Description

에프에스케이 데이타 동기회로

제1도는 본 발명에 따른 블럭도.

제2도는 제1도의 동작타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 복조기 20 : 위상비교기

30 : K 카운터 40 : I/D회로

50 : N 카운터 60 : 동기부

70 : SIO

본 발명은 팩스와 교환시스템을 동기시키기 위한 동기회로에 관한 것으로, 특히 팩스의 동작을 교환시스템에서 분할하여 수행할 시 팩스에서 보내는 FSK(Frequency Shift keying) 데이타를 교환시스템에 동기시키기 위한 회로에 관한 것이다.

일반적으로 팩스와 팩스의 통신시 중간에 교환시스템을 경유하게 되는데, 이때 교환시스템은 CCITT에서 규정하는 T.30 프로토콜에 의해 상기 팩스와 팩스간의 중계역할을 수행한다. 그런데 상기와 같이 교환시스템을 사용할시 상기 교환시스템은 단순히 통신선로만을 제공할 뿐이며 다른 기능을 갖지 못한다.

또한 상기와 같은 시스템으로 구성된 팩스로 하나의 팩스 가입자가 다수의 팩스 가입자에게 문서를 송신하게 될 경우, 상기 송신측 팩스가입자는 많은 시간을 낭비하게 되며, 송신으로 인해 항상 팩스가 통화상태가 되어 외부에서 오는 문서를 수신할 수 없게 된다. 이럴 경우 동보교환기가 팩스의 역할을 수행하게 되는데, 상기 송신측 팩스 가입자는 교환기로 1회 송신하면, 상기 동보교환기가 상기 다수의 팩스가입자에게 동시 또는 순차로 상기 송신측 팩스에서 받은 데이타를 전송하게 되어 전송시간을 절감할 수 있으며, 또한 송신측 팩스도 자유롭게 되어 문서를 수신할 수 있게 된다.

그리고 이렇게 하기 위해 CCITT에서 규정한 상기 T.30 프로토콜을 해석할 수 있는 부분을 교환기가 내장하여 상기 T.30 프로토콜에 준한 제어신호를 해석할 수 있어야 한다. 그리고 상기 T. 30 프로토콜에 준한 제어신호를 해석하게 위해서는 전송이 되어 오는 비동기신호를 시스템에 동기시켜야 하며, 이를 위해 시스템에는 동기회로가 필요하다.

따라서 본 발명의 목적은 팩스에서 비동기 상태로 수신되는 FSK 데이타를 수신측 타이밍과 동기시켜 리드할 수 있는 회로를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조로 상세히 설명한다.

제1도는 본 발명에 따른 회로도로서, FSK 데이타를 입력하여 복조 출력하는 복조기(10)와, 상기 복조기(10)로 부터 출력된 복조 데이타를 받아 시스템 클럭(SCK)에 동기시켜 FSK 수신클럭을 생성 출력하는 동기신호발생부(100)와, 상기 복조기(10)로 부터 출력된 복조 데이타를 받아 상기 FSK 수신클럭에 동기시켜 출력하는 동기부(60)와, 소정 제어신호(ct)를 받아 상기 FSK 수신클럭과, 시스템 클럭(SCK)이 입력될 때 상기 동기부(60)의 복조 출력된 데이타를 상기 FSK 수신클럭과의 동기시점을 일정하게 유지시켜 출력하는 SIO(70)로 구성한다.

또, 상기 동기신호발생부(100)는, 위상비교기(20)와, k 카운터(30), I/D 회로, N 카운터(50), 분주기(80)로 구성된 일종의 PLL(Phase Locked Loop)이다.

제2도는 상기한 제1도의 동작타이밍도로서, A는 복조기(10)로부터 복조 출력된 FSK 수신데이타이고, B는 상기 복조된 FSK 수신데이타로 부터 동기신호발생부(100)를 이용 복원한 FSK 수신클럭이며, C는 동기부(60)에서 상기 복조된 FSK 수신데이타를 FSK 수신클럭에 의해 동기시킨 출력 파형이다. 그리고 D는 상기 동기신호발생부(100) 내부의 위상비교기(100)의 출력 파형이다.

이하 상기한 구성에 의거 본 발명의 일실시예를 상세히 설명한다.

선로를 타고 수신되는 FSK 데이타는 복조기(10)에 입력되어 복조되어 본래의 데이타로 환원된다. 이때 상기 복조된 데이타에는 클럭이 포함되어 있는데, 이는 동기신호발생부(100)에 의해 추출된다.

상기 동기신호발생부(100)에서 위상비교기(20)의 역할은 입력신호의 위상과 출력신호의 위상을 비교하여 제2도(D)와 같은 위상차신호를 출력한다.

k 카운터(30)와 I/D 회로(40)는 신호발생을 위하여 존재하며, I/D 회로(40)는 상기 발생된 N 카운터(5)를 통해 소정분주하여 위상비교기(20)로 피드백시킨다. k 카운터(30)는 업카운터와 다운카운터로 구성되어, 상기 위상비교기(20)로 부터 업/다운선택단자(U/D)를 통해 로우신호가 입력되면, 클럭단자로 입력되는 시스템 클럭에 의해 업카운팅 하여 캐리(Carry)단자로 펄스를 출력하고, 업/다운 선택단자(U/D)를 통해 하이신호가 입력되면, 클럭단자로 입력되는 시스템 클럭에 의해 다운 카운팅하여 바로우(Borrow) 단자로 펄스를 출력한다.

상기 k 카운터(30)의 캐리와 바로우 출력은 I/D 회로(40)의 인크리먼트 (INCR) 입력단과 디크리먼트 입력단(DECR)에 각각 공급된다. 이때 상기 I/D 회로 (40)는 디크리먼트 입력단(DECR)을 통해 1개의 펄스가 입력되면 I/D 출력단(OUT)으로 1/2 사이클 삭제된 클럭신호를 출력하고, 또 인크리먼트 입력단(INCR)을 통해 1개의 펄스가 입력되면 I/D 출력단(OUT)으로 1/2 사이클 추가된 클럭신호를 출력한다. 또한 상기 I/D 회로(40)는 인크리먼트 입력단(INCR)과 디크리먼트 입력단(DECR)을 통해 입력되는 펄스가 없을때 I/D 출력단(OUT)를 통해 I/D 클럭(30KHz)의 1/2 주기의 펄스열을 출력한다.

이러한 과정을 거쳐 출력되는 상기 I/D 회로(40)의 출력신호는 N 카운터(50)로 인가되어 N분주됨으로, 300보오(Baud)의 클럭으로 변환된다(N=50). 이렇게 하여 상기 N 카운터(50)에서 출력된 클럭신호는 상기 위상비교기(20)로 인가된다. 이때 상기 N 카운터(50)에서 출력된 클럭신호는 상기 복조기(10)로 부터 복조된 신호와 동기가 일치할때까지 상술한 과정을 되풀이하게 된다.

이와 같이 하여 상기 동기신호발생부(100)는 제2도(B)와 같은 FSK 수신클럭을 생성하여 동기부(60)에 클럭으로 공급한다. 이때 동기부(60)는 FSK 수신클럭에 동기시켜 상기 복조기(10)로 부터 출력된 복조데이타를 래치하여 제2도(C)와 같은 데이타를 SIO(70)의 RXD단에 공급한다. 상기 SIO(70)는 상기 동기부(60)로 부터 래치 출력된 데이타를 FSK 수신클럭과의 동기시점을 일정하게 유지시킨다.

상술한 바와 같이 본 발명은 비동기 상태의 변조된 FSK 신호를 받아 복조한 뒤 수신측의 시스템 동기와 동기를 맞추므로서 데이타를 정확한 타이밍에 맞춰 리드할 수 있는 이점이 있다.

Claims

데이타 동기회로에 있어서, FSK 데이타를 입력하여 복조 출력하는 복조기(10)와, 상기 복조기(10)의 출력단에 한 입력단이 연결되고, 다른 한 입력단이 N 카운터(50)에 연결되어, 상기 복조기(10)로 부터 출력된 복조 데이타와 상기 N 카운터(50)로 부터 출력된 클럭신호의 위상을 비교하여 위상차 신호를 출력하는 위상비교기(20)와, 상기 위상비교기(20)의 출력단에 업/다운 선택단자가 연결되고, 클럭단자로 시스템 클럭신호를 받아 상기 업/다운 선택단자로 입력되는 업/다운 선택신호에 대응하여 바로우단자(BO) 또는 캐리단자(CA)로 펄스를 출력하는 K 카운터(30)와, 상기 시스템 클럭신호를 입력하여 소정분주 출력하는 분주기(80)와, 상기 K 카운터(30)의 바로우단자(BO)에 디크리먼트 입력단(DECR)이 연결되고, 상기 K 카운터(30)의 캐리단자(CA)에 인크리먼트 입력단(INCR)이 연결되며, 상기 분주기(80)로부터 분주 출력된 클럭신호를 입력하여 상기 디크리먼트 입력단(DECR)을 통해 1개의 펄스가 입력될 시 I/D 출력단(OUT)으로 1/2사이클 삭제된 클럭신호를 출력하고, 인크리먼트 입력단(INCR)을 통해 1개의 펄스가 입력될시 I/D 출력단(OUT)으로 1/2사이클 추가된 클럭신호를 출력하는 I/D 회로(40)와, 상기 I/D 회로(40)의 출력단(OUT)으로 출력된 클럭신호를 소정분주하여 FSK 수신클럭신호를 생성하는 N 카운터(50)와, 상기 복조기(10)로 부터 복조 출력된 데이타를 받아 상기 N 카운터(50)로 부터 생성된 FSK 수신클럭에 동기시켜 래치 출력하는 동기부(60)와, 소정 제어신호(ct)를 받아 상기 FSK 수신클럭과 시스템 클럭(SCK)이 입력될 때 상기 동기부(60)의 복조 출력된 데이타를 상기 FSK 수신클럭과의 동기시점을 일정하게 유지시켜 출력하는 SIO(70)로 구성함을 특징으로 하는 에프에스케이 데이타 동기회로.