KR930011441B1 - Vga에 내장된 ramdac의 전원제어회로 - Google Patents

Abstract

내용 없음.

Description

VGA에 내장된 RAMDAC의 전원제어회로

제1도는 종래의 RAMDAC의 회로도.

제2도는 본 발명의 RAMDAC의 전원제어회로.

제3도는 본 발명의 블럭도.

제4도는 제3도에 도시된 각 구성요소들의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : VGA레지스터 2 : 동기제어블럭

3 : 제어유니트 4 : 센스앰프

5 : 동기제어블럭의 회로도 6 : 제어유니트의 회로도

본 발명은 퍼스널 컴퓨터에서 모니터로 출력되는 디지탈 데이타를 제어하는 VGA(Video Graphic Array)에, 디지탈 신호를 아날로그 신호로 변환하는 RAMDAC(Random Access Memory Digital Analog Converter)을 내장할 경우에 RAMDAC의 전원공급을 제어하는 VGA에 내장된 RAMDAC의 전원제어회로에 관한 것이다.

퍼스널 컴퓨터에서 모니터로 출력되는 데이타를 제어하는 카드로서 VGA가 있다. 그리고, 이 VGA에서 모니터로 아날로그 데이타를 출력할 경우에는 RAMDAC를 사용하여 디지탈 데이타를 아날로그 데이타로 변환하고 있다. 이 RAMDAC은 퍼스널 컴퓨터의 동작시 계속 동작시키지 않고, VGA에서 모니터로 아날로그 데이타를 출력할 필요가 있을 경우에만 전원을 공급하여 동작시키고, 평상시에는 전원을 차단시켜 전력 소모를 방지하고 있다. 특히 노트형 퍼스널 컴퓨터 및 랩탑형 퍼스널 컴퓨터 등과 같은 휴대용 컴퓨터시스템은 공급전원이 배터리의 전원으로 한정되어 있으므로 RAMDAC을 동작시키지 않을 경우에 전원을 차단시키는 것이 반드시 필요하다.

RAMDAC에 전원을 공급하는 방식으로서는 내부 전압전원 공급방식, 외부 전압전원 공급방식 및 외부 전류전원 공급방식이 있다. 이러한 전원공급방식중에서 내부 전압전원 공급방식과 외부 전압전원 공급방식은 평상시 RAMDAC의 전원을 차단시키는 기능이 내장되어 있으므로 RAMDAC을 VGA에 내장할 경우에 간단히 RAMDAC의 전원을 차단시킬 수 있다. 그러나, 외부 전류전원 공급방식의 RAMDAC은 전원을 차단시키는 기능이 내장되어 있지않고, 외부에서 별도로 전원을 차단시키고 있다. 그러므로 외부 전류전원 공급방식의 RAMDAC을 VGA에 내장할 경우에는 외부에서 RAMDAC의 전원을 차단시켜야 되나, RAMDAC을 VGA에 내장시키는 과정에서 많은 핀의 수가 증가하게 되므로 외부에서 RAMDAC의 전원을 차단시키기 어려웠다.

제1도에 도시된 종래의 회로에 의하면 칩 내부에서 RAMDAC의 전력을 감소시킬 수 없다. 즉, 종래 외부 전류전원 공급방식을 사용할 경우 제어단자가 VGA의 외부에 있기 때문에 전력이 소모되는 것을 제어할 수 없다.

또한, SRAM(RAMDAC에 내장)의 전원차단 방법에는 두 가지가 있다. 첫째는 하나의 제어신호를 적절한 게이팅 수단에 의하여 센스제어앰프에서 제어하는 것이고, 둘째는 클럭의 차단클럭의 차단으로서 특히 전력감소가 가능할때와 가능하지 않을때에 발생할 수 있는 돌발사고(Glitch)를 제거하는 돌발사고 제거회로가 필요하다.

따라서, 본 발명의 목적은 외부 전류전원 공급방식을 사용하여 VGA와 RAMDAC을 집적화하는데 필요한 전력감소를 칩내부에서 실현할 수 있는 전원제어회로를 제공하기 위한 것이다.

본 발명은 VGA레지스터, VGA레지스터로부터 제어신호를 수신하여 돌발사고가 제거된 클럭을 RAMDAC에 출력하는 동기제어블럭 및 RAMDAC의 제어유니트로 구성된다.

이하, 본 발명의 보다 상세한 내용은 첨부된 도면에 의거하여 설명한다.

전력감소가 가능한 RAMDAC을 VGA에 내장함에 있어서, 본 발명은 제3도에 도시된 바와 같이, VGA의 클럭동기제어블럭과 RAMDAC의 제어유니트를 제어 1과 2신호에 따라 제어하는 VGA레지스터(1), VGA 레지스터로부터 제어신호를 수신하여

돌발사고가 제거된 클럭신호를 RAMDAC에 출력하는 동기제어블럭(2) 및 RAMDAC을 엑세스하지 않을때 전류의 흐름을 제어하기 위한 제어유니트(3)등 3개의 구성요소로 이루어진 것을 특징으로 한다.

VGA레지스터를 기준으로 VGA 로직에 새로운 기능의 레지스터를 추가하여 클럭동기블럭과 RAMDAC의 제어유니트를 제어할 수 있게 한다.

제어신호 제어1과 제어2는 VGA에 내부 레지스터를 첨가하여 그 레지스터에 의해 결정되는 신호로써 본 발명에서는 로직 하이인 경우에는 전력이 감소되고 로직 로우인 경우에는 전력이 감소되지 않는다.

새로운 2개의 제어신호중에서 제어1은 RAMDAC 내부의 제어유니트를 제어하여 전력감소 모드가 되면 RAMDAC의 전류 통로를 끊어주는 작용을 한다.

이와 동시에 SRAM의 전력을 감소하기 위하여 제어1은 센스앰프 블럭에도 연결되어 내부의 SRAM을 차단한다.

이때 제어 1은 제4도로부터 알 수 있는 바와 같이 센스앰프 블럭에서 제어된다.

또 다른 제어신호인 제어2는 제3도에서 보는 바와 같이 VGA에서 RAMDAC으로 출력되는 CLK신호를 동기제어블럭을 통해서 CLK로 전송하므로써 클럭회로를 제어하고 동시에 전력감소가 가능할때와 가능하지 않을때 발생될 수 있는 돌발사고를 제거한다. 다시 말하면, 제어 2는 클럭신호의 돌발사고를 동기제어블럭을 통해 제거하는 역할을 한다.

2개의 제어신호는 전력감소를 구현하기 위하여 각각의 독립된 레지스터비트로 구성하게 되며 실제 동작에서도 서로 독립적으로 기능을 발휘하게 된다.

[실시예]

제3도에 도시된 각 구성요소의 회로도를 제4도에 나타내었다.

P형 트랜지스터 T₁과 T₂를 제4도와 같이 각기 다른 위상의 제어1단자에 접속하여 제어유니트를 구성한다.

제4도에서, 전력감소가 가능하게 되면 RAMDAC의 입력전압 V₀는 T₁의 풀업동작에 의하여 전류원 트랜지스터(P형 MOS)를 차단할 수 있는 전압이상으로 상승하게 되며 그와 동시에 T₂는 RAMDAC의 입력과 외부에서 공급되는 전원전류 I_ref를 차단하게 된다.

정상 동작시에는 제어1단자에 의해 T₁은 끊어지고 동시에 T₂가 접속되어 RAMDAC의 입력 V_0는본래의 동작전압에 이르게 된다.

RAMDAC의 전력감소를 구현하는데 있어서, 제4도에 도시된 동기제어블럭의 회로도(5)와 같이 구성하여 제어2와 CLK의 동기를 맞춤으로써 타이밍상의 돌발사고를 제거하고 RAMDAC으로 주입되는 클럭의 인에이블/디스에이블을 관리한다.

본 발명의 전원제어회로를 이용하여 RAMDAC이 내장된 VGA를 개발할 경우, 칩내부의 제어유니트에 의하여 RAMDAC의 전력감소가 가능하고 제어단자를 칩내부에 설치함으로써 크기도 감소시킬 수 있다. 따라서 칩의 신뢰성 향상 및 원가절감의 효과가 기대된다. 즉 상기 칩을 사용하여 VGA보드를 구성할 경우 외부에서 별도의 전원제어회로를 추가할 필요가 없다.

Claims (4)

1. VGA와 RAMDAC을 1칩화하는데 있어서 VGA에 있는 클럭동기제어블럭과 RAMDAC에 있는 제어유니트를 2개의 제어신호에 따라 제어하는 VGA레지스터(1), VGA레지스터로부터 하나의 제어신호를 수신하여 돌발사고가 제거된 클럭신호를 RAMDAC에 출력하는 동기제어블럭(2) 및 RAMDAC을 엑세스하지 않을때 또 다른 제어신호에 의해 전류의 흐름을 제어하기 위한 제어유니트(3)로 이루어진 것을 특징으로 하는 VGA에 내장된 RAMDAC의 전원제어회로.
2. 제1항에 있어서, 상기 VGA레지스터 회로(1)가 레지스터를 각각 독립된 전원제어비트와 클럭홀드비트로 나누는 것을 특징으로 하는 VGA에 내장된 RAMDAC의 전원제어회로.
3. 제1항에 있어서, 상기 VGA레지스터(1)로 부터 하나의 제어신호를 입력하여 SRAM을 차단하는 센스앰프(4)도 또한 포함하는 것을 특징으로 하는 VGA에 내장된 RAMDAC의 전원제어회로.
4. 제1항에 있어서, 상기 제어유니트(3)가 2개의 패스 트랜지스터(T_1,T₂)로써 위상이 반대인 제어신호를 RAMDAC의 입력에 연결하도록 구성되는 것을 특징으로 하는 VGA에 내장된 RAMDAC의 전원제어회로.

Images