KR930010333B1 - 메모리데이타 합성장치 - Google Patents

Abstract

내용 없음.

Description

메모리데이타 합성장치

제1도는 이 발명에 의한 메모리데이타 합성장치를 적용한 표시제어장치의 한 실시예를 표시하는 블록도.

제2도는 캐릭터(character) ROM의 한 구성예를 개략적으로 표시한 블록도.

제3도는 캐릭터 ROM의 구성을 상세하게 표시한 회로도.

제4도는 캐릭터 ROM의 기억영역을 상세하게 표시한 회로도.

제5도는 합성폰트의 판독의 타이밍을 표시하는 타이밍도.

제6도는 자체폰트의 도트 구성을 표시한 도면.

제7도는 자체폰트의 합성을 표시한 도면.

제8도는 종래의 표시제어장치를 표시한 블록도.

제9도는 종래의 캐릭터 ROM의 구성을 개략적으로 표시한 블록도.

제10도는 종래의 캐릭터 ROM의 구성을 상세하게 표시한 회로도.

제11도는 종래의 캐릭터 ROM의 기억영역을 상세하게 표시한 회로도.

제12도는 종래의 표시제어장치에 있어서 폰트데이타의 합성의 타이밍을 표시하는 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

9 : 표시용 데이타 RAM 21 : 캐릭터 ROM

22 : 제1판독제어회로 23 : 제2판독제어회로

25 : 제1어드레스 디코더 26 : 제2어드레스 디코더

27 : 출력어드레스회로 BL₁∼BL_l: 비트라인

DL₁∼DL_m: 데이타라인

이 발명은, 표시장치의 화면에 소망의 문자나 패턴등을 표시하기 위한 표시제어장치 등에 적용되는 메모리 데이타(memory data) 합성장치에 관한 것이다. 종래부터, T.V의 화면에 채널이나 여러가지 동작상태를 나타내는 문자나 패턴(pattern) 등을 표시하는 것이 행하여지고 있다.

제8도는 이러한 종류의 종래의 표시제어장치를 표시하는 블록도이다. 도면에 있어서, 수평 및 수직 동기 신호는 동기신호 입력회로(1)를 사이에 두고 입력되어, 발진회로(2) 및 H 카운터(3)에 부여된다. 발진회로(2)는 수평동기 신호마다 리세트되면서, 소정주파수에서 발진한다.

발진회로(2)의 발진출력은 타이밍 제네레이터(4)에 부여되어 타이밍 제네레이터(4)는 그 발진출력에 의거하어 각 부의 동작에 필요한 타이밍 신호를 작성하여 각부로 출력한다. H 카운터(3)는 수직동기 신호마다 리세트되면서 수평동기 신호를 카운터한다.

H 카운터(3)의 카운트치는, 표시하여야 할 문자나 패턴등의 표시위치를 검출하기 위한 표시위치 검출회로(5)에 부여된다. 한편, 소망의 문자 혹은 패턴표시를 행하기 위한 데이타 및 어드레스는 입력제어회로(6)를 사이에 두고 입력된다. 어드레스 제어회로(7)는 입력된 어드레스에 따라 표시제어 레지스터(8) 및 표시용 데이타 RAM(9)을 어드레스 지정한다. 표시제어 레지스터(8) 및 표시용 데이타 RAM(9)은 동일 어드레스 공간상에 서로 다른 어드레스를 할당하여 배치되어 있어, 이것에 의하여 전기입력된 데이타가 데이타 제어회로(10)를 사이에 두고 표시제어 레지스터(8) 및 표시용 데이타 RAM(9)의 지정된 어드레스에 기입된다.

데이타에는 문자코드 데이타, 색정보 데이타, 표시모드 데이타, 표시위치 데이타등이 포함된다. 표시위치 검출회로(5)는, 표시제어 레지스터(7)에 스토어 되어있는 표시위치 데이타와 H 카운터(3)의 카운트위치를 비교하여 양자가 일치하면 일치신호를, 판독 어드레스 제어회로(11)에 부여된다. 이것에 의하여, 판독 어드레스 제어회로(11)는 능동화되어, 표시용 데이타 RAM(9)에 대하여 어드레스 지정을 행하여, 앞서 기입된 데이타의 판독을 개시시킨다.

표시용 데이타 RAM(9)는 앞서 기입된 문자코드데이타에 대응한 어드레스를 캐릭터 ROM(12)에 부여하고, 이것에 응답하여 캐릭터 ROM(12)에서는 대응의 자체폰트(font)가 판독된다. 한개의 자체폰트는, 예를 들어 제6도에 표시하는 것과 같이, ℓ×m 도트의 화소로써 구성되어 있다.

캐릭터 ROM(12)이 이 자체폰트를 n문자분 내장하고 있는 것으로 하면, 캐릭터 ROM(12)의 용량은 ℓ×m×n 도트상당이 된다. 캐릭터 ROM(12)에서 판독된 자체폰트의 데이타는, 필요에 응하여 합성회로(13)에서 합성된다. 합성회로(13)의 출력 데이타는 시프트 레지스터(14)에서 파라렐 형식에서 시리얼 형식으로 변환되어, 표시제어회로(5)에 부여된다.

표시제어회로(15)는 시프트 레지스터(14)로부터의 자체폰트 데이타에 덧붙여, 표시용 데이타 RAM(9)에서 문자색 및 배경색 등을 나타내는 색정보데이타 및 표시제어 레지스터(8)에서 문자의 수식등을 나타내는 표시모드 데이타를 받아, 자체 폰트 데이타 및 색정보 데이타를 표시모드 데이타의 표시하는 표시모드에 따라 표시제어 한다. 이와 같이하여 표시제어 회로(15)에서 적, 록, 청의 출력신호나 휘도제어 신호등이 도출되어, 이들의 신호에 따라 화면상에 소망의 문자나 패턴이 표시된다. 캐릭터 ROM(12)는, 예를 들어 제9도에 표시하는 것과 같이, 판독제어회로(16) 및 ROM부(17)을 포함하여 구성되어 있다.

판독제어회로(16)은 제10도에 표시하는 것과 같이 어드레스 디코더(18) 및 출력 어드레스 회로(19)로서 이루어지고, 또 ROM부(17)는 마찬가지로 제10도에 표시하는 것과 같이, m개의 기억영역(17a∼17m)으로 이루어진다.

제11도는 예를 들어 기억영역(17b)을 상세하게 표시한 것으로서, 다른 기억영역(17a) 및 17c∼17m도 마찬가지의 구성을 가지고 있다.

이 예에서는, 캐릭터 ROM(12)에는 ℓ×m 도트의 자체폰트가 n문자분 기억되어 있는 것으로 상정하고 있다.

제11도를 참조하여, 기억여역(17b)은 매트릭스상에 배열된 ℓ×n개의 기억소자(M₁₁∼M_ln)을 포함한다. 각 기억소자는 N채널 MOS 트랜지스터로써 이루어진다.

각열의 기억소자(M₁₁∼M_ℓn),(M₁₂∼M_ℓ2), …(M_1n∼M_ℓn)의 게이트는 각각 공통으로 워드라인(WL₁,WL₂…WL_n)에 접속되고, 또 각행의 기억소자(M₁₁∼M_ln),(M₂₁∼M_2n,…BL_ℓ)에 유도된다. 그리고, 자체폰트로써의 데이타가 가지는 비트의 기억소자만, 그 드레인이 대응하는 비트라인(BL)에 접속된다. 도면에 있어서는, 기억소자(M₃₁)의 드레인이 비트라인(BL₃)에 접속되어 있다. 이것은 제6도의 격자모양의 위치로 자체폰트데이타를 기입한 것에 상당하다. 또한, 워드라인(WL₁∼WL_n)은 모두의 기억영역(17a∼17m)에 대하여 공통으로 연결되어 있다.

비트라인(BL₁∼BL_l)은 각각 P채널 MOS 트랜지스터(C₁∼C_l)를 사이에 두고 전원에 접속되어 있다.

또, 각 기억영역(17a∼17m) 마다의 데이타 라인(DL₁∼DL_m)은, P채널 MOS 트랜지스터(E₁∼E_m)를 사이에 두고 전원에 접속되어 있다. 액세스마다 최초에 타이밍 제너레이터에서 프리챠지(precharge) 신호(PC)가 소정기간, P채널 MOS 트랜지스터(C₁∼C_l) 및 E₁∼E_m의 게이트에 부여되며, 이것에 응답하여 트랜지스터(C₁∼C_l) 및 E₁∼E_m이 도통하는 것에 의하여 비트라인(BL₁∼BL_l) 및 데이타 라인(DL₁∼DL_m)이 프리챠지 된다. 이 프리챠지후, 표시용 데이타 RAM(9)로부터의 어드레스에 응답하여, 어드레스 디코드신호(A₁∼A_n)중의 어느것인가 한개가 어드레스 디코더(8)에서 대응의 워드라인(WL)에 부여된다. 예를 들면 어드레스 디코더 신호(A₁)가 워드라인(WL₁)에 부여되었다고 하면, 이 워드라인(WL₁)에 연결된 모든 기억소자가 도통한다.

제11도에 표시하는 기억영역(17b)에 있어서는 기억소자(M₁₁∼M_l1)가 도통하고, 비트라인(BL₃)에 연결된 기억소자(M₃₁)을 통하여, 비트라인(BL₃)에 프라챠지된 전하가 인발된다.

비트라인(BL₁∼BL_l)은 N채널 MOS 트랜지스터로써 이루어지는 출력게이트 트랜지스터(G₁∼G_l)를 사이에 두고, 기억영역(17b)의 데이타 라인(DL₂)에 공통으로 접속되어 있다. 출력 게이트 트랜지스터(G₁∼G_l)의 게이트 각각 제어라인(CL₁∼CL_l)에 접속되어 있다. 또한, 제어라인(CL₁∼CL_l)은 모든 기억영역(17a∼17m)에 대하여 공통으로 연결되어 있다.

출력 어드레스회로(19)는, 타이밍 제네레이터(4)로부터의 타이밍 신호에 대응하여 신호(B₁∼B_l)를 순차적으로, 제어라인(CL₁∼CL_l)에 부여한다.

이것에 대응하여 제11도의 기억영역(17b)에서는 출력 게이트 트랜지스터(G₁∼G_l)가 순차적으로 도통되고, 비트라인(BL₁∼BL_l)의 정보가 순차적으로 데이타 라인(DL₂)에 판독된다. 마찬가지 동작이 나머지의 기억영역(17a) 및 17c∼17m에 관하여도 동시에 행하여지는 것에 의하여, m비트씩의 데이타가 기억영역(17a∼17m)에서 데이타라인(DL₁∼DL_m)에 병렬로 판독된다.

예를 들어 제어라인(CL₃)에 신호(B₃)가 부여된 타이밍에서는, 각 기억영역(17a∼17m)의 3번째의 비트라인(BL₃)의 정보가 데이타 라인(DL₁∼DL_m)에 병렬로 판독된다. 이것은, 제6도에 있어서 제3행째의 m개의 데이타의 판독에 상당한다.

종래의 표시제어 장치는 이상과 같이 구성되어, 1회의 어드레스 지정에서 1자체폰트가 액세스된다.

그런데, 표시제어장치의 기능으로써 제7도에 표시하는 것과 같이, 캐릭터 ROM(12)에 격납되어 있는 어떤 폰트(1)(제7a도)와 별개의 폰트(2)(제7h도)를 합성하여, 제7c도에 표시하는 것과 같은 합성폰트로써 화면에 표시시키는 것이 요구되는 경우가 있다.

이와 같은 표시의 예로서는 커서표시나 언더라인 표시등이 있다. 제12도는 그와 같은 경우의 데이타 판독의 타이밍도이다. 프라챠지 신호(PC)후, 표시용 데이타 RAM(9)에서 어드레스(1)가 어드레스 디코더(18)에 부여되어, 이것에 응답하여 ROM부(17)에서 대응의 폰트(1)의 데이타가 판독된다. 그리고 다시 프리챠지신호(PC)후, 표시용 데이타 RAM(9)에서 어드레스(2)가 어드레스 디코더(18)에 부여되어 이것에 응답하여 ROM부(17)에서 대응의 폰트(2)의 데이타가 판독된다. 이들의 폰트(1) 및 폰트(2)의 데이타는, 예를 들어 m개의 병렬로 배치된 RS 플립플롭으로 이루어지는 합성회로(13)에 병렬로 부여된다.

RS 플립플롭은 우선 폰트(1)의 데이타 이어서 폰트(2)의 데이타로서 세트되어, 이와 같이하여 폰트(1) 및 폰트(2)의 데이타가 합성되어 래치된다.

이와 같이하여 제7c도에 표시하는 합성폰트가 작성된다. 이와 같이, 종래의 표시제어장치에서는 합성폰트를 얻기 위하여는 캐릭터 ROM(12)을 복수의 액세스하고 별도로 설치한 합성회로(13)에 의하여 각 회의 출력을 합성 즉, 논리화를 취하여 래치할 필요가 있다.

한편, 표시제어장치에 있어서는 T.V의 주사 타이망에 맞추어 표시제어회로(15)에서 문자, 패턴출력을 브라운관 등에 출력하지 않으면 안된다는 제약이 있다.

이때문에, 캐릭터 ROM(12)으로부터의 판독은 주사에 맞춘 리얼타임(real-time)인 것이 아니면 안되고, 액세스의 고속성이 요구된다. 그러나, 캐릭터 ROM(12)의 복수의 액세스 및 그 판독데이타의 합성을 T.V의 주사에 맞추어 리얼타임으로 행하는 것은 배우 곤란하다는 문제점이 있었다.

합성출력을 얻기 위하여 캐릭터 ROM(12)를 복수개 설치하는 것은 회로구성상 허실이 많고 효율적이 아니다. 또, 캐릭터 ROM(12)내에 제7a도나 제7b도와 같은 통상 폰트를 더하여 제7c도와 같은 합성폰트를 빠짐없이 내장하는 것은 역시 회로구성상 허실이 많아 비효율적이다.

이 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 표시제어장치에 적용한 경우에 효율좋은 합성폰트를 작성할 수 있는 메모리 데이타 합성장치를 얻는 것을 목적으로 한다. 이 발명에 관한 메모리 데이타 합성장치는, 복수의 어드레스 신호를 동시에 부여하는 어드레스 신호 부여수단과, 상기 복수의 어드레스 신호를 각각 받아 그 받은 어드레스 신호에 대응한 식별신호를 도출하는 복수의 식별신호 도출수단과, 소정의 복수의 데이타가 각각 다른 어드레스를 할당받아 기억되어있어, 상기 복수의 식별신호 도출수단에서 식별신호를 동시에 받아서 대응의 데이타를 공통의 출력선상에 판독하고, 그 출력선상에 있어서 상기 판독된 데이타가 논리 회로로써 합성되는 메모리 수단과를 설치한 것이다. 이 방법에 있어서의 메모리 수단에는, 복수의 데이타가 서로 다른 어드레스를 할당받아 기억되어 있다. 메모리수단은, 복수의 식별신호 도출수단에서 복수의 어드레스에 대응한 복수의 식별신호를 동시에 받아서 대응의 데이타를 공통의 출력선상에 판독한다. 판독된 데이타는 출력선상에 있어서의 논리화로써 합성된다.

[실시예]

제1도는 이 발명에 의한 메모리 데이타 합성장치를 적용한 표시제어장치의 한 실시예를 표시하는 블록도이다. 제8도에 표시하는 종래 장치와의 상이점은 캐릭터 ROM(21)의 구성을 종래 장치에 있어서의 캐릭터 ROM(12)의 구성과는 다르게 하므로써, 종래 장치에 있어서의 합성회로(13)를 필요없게 한 것이다.

기타의 구성은 제8도에 표시하는 종래장치와 마찬가지이다. 제2도는 캐릭터 ROM(21)의 한 구성예를 개략적으로 표시한 블록도이며, 제3도는 그 캐릭터 ROM(21)의 구성을 다시금 상세하게 표시하는 회로도이다. 제2도에 표시하는 것과 같이, 캐릭터 ROM(21)은 제1판독제어회로(22), 제2판독제어회로(23) 및 ROM부(24)를 포함하여 구성되어 있다.

제1판독제어회로(22)는 제3도의 제1어드레스 디코더(25)와 출력어드레스 신호(27)에 상당하고, 제2판독제어회로(23)는 제3도의 제2어드레스 디코더(26)와 출력어드레스 회로(27)에 상당한다.

즉, 출력어드레스 회로(27)는 제1 및 제2판독제어회로(22,23)에 공통이다.

이 실시예에서는 제1어드레스 디코더(25)는 표시용 데이타 RAM(9)로부터의 소정의 어드레스에 응답하여 어드레스 디코드 신호(A₁∼A_n-1)의 어느쪽인가를 출력하고, 제2어드레스 디코더(26)는 표시용 데이타 RAM(9)으로부터의 별도의 소정의 어드레스에 응답하여 어드레스 디코드 신호(A_n)를 출력한다. ROM부(24)는, 제3도에 표시하는 것과 같이 m개의 기억영역(24a∼24m)으로써 이루어진다.

제4도는 예를 들어 기억영역(24b)을 상세하게 표시하는 회로도이며, 다른 기억영역(24a) 및 24c∼24m도 마찬가지 구성을 가지고 있다.

이 실시예에서는 캐릭터 ROM(21)에는 ℓ×m도트의 자체폰트가 n문자분 기억되어 있다. 이중 워드라인(WL₁∼WL_n-1)에 대응하는 특정의 n-1 문자중 어느쪽인가 1문자가 제1어드레스 디코더(25)의 어드레스 디코드 신호(A₁∼A_n-1)에 응답하여 판독되고, 워드라인(WL_n)에 대응하는 특정의 1문자가 제2어드레스 디코더(26)의 어드레스 디코드 신호(A_n)에 응답하여 판독된다.

제4도에 표시하는 기억영역(24b)의 구성은 전술한 제11도에 표시한 기억영역(17b)의 구성과 마찬가지이므로 여기에서는 설명은 생략한다.

동작에 있어서, 단일의 자체폰트의 판독은 전술한 종래 장치의 경우와 거의 마찬가지이다.

즉, 액세스의 최초에 타이밍 제네레이터(4)에서 프리챠지신호(PC)가 소정기간 P채널 MOS 트랜지스터(C₁∼C_ℓ) 및 (E₁∼E_o)의 게이트에 부여되고, 이것에 응답하여 트랜지스터(C₁∼C_l) 및 (E₁∼E_o)가 도통하는 것에 의하여 비트라인(BL₁∼BL_l) 및 데이타라인(DL₁∼DL_o)이 프리챠지 된다.

이어서, 표시용 데이타 RAM(9)에서 제1어드레스 디코더(25) 혹은 제2어드레스 디코더(26)에 대하여 소망의 문자, 패턴에 대응하는 어드레스가 부여된다.

이것에 응답하여 어드레스 디코드 신호(A₁∼A_n)의 어느쪽인가 1개가 제1어드레스 디코더(25) 혹은 제2어드레스 디코더(26)에서 대응의 워드라인(WL)에 부여된다.

예를 들어 제1어드레스 디코더(25)에서 어드레스 디코드 신호(A₁)가 워드라인(WL₁)에 부여되었다고 하면, 이 워드라인(WL₁)에 연결된 모든 기억소자가 도통한다.

제4도에 표시하는 기억영역(24b)에 있어서는 기억소자(M₁₁∼M_ln)가 도통하여, 비트라인(BL₃)에 연결된 기억소자(M₃₁)를 통하여, 비트라인(BL₃)에 프리챠지된 전하가 인발된다.

이어서 타이밍 제네레이터(4)로부터의 타이밍 신호에 응답하여, 출력어드레스 신호(27)에서 신호(B₁∼B_l)가 순차, 제어라인(CL₁∼CL_l)에 부여된다.

이것에 응답하여 제4도의 기억영역(24b)에서는 출력게이트 트랜지스터(G₁∼G_l)순차적으로 도통하고, 비트라인(BL₁∼BL_l)의 정보가 순차적으로 데이타 라인(DL₂)에 판독된다.

마찬가지의 동작이 나머지의 기억영역(24a) 및 (24c∼24m)에 관하여도 동시에 행하여지는 것에 의하여, m비트씩의 데이타가 기억영역(24a∼24m)에서 데이타 라인(DL₁∼DL_o)에 병렬로 판독된다.

예를 들어 제어라인(CL₃)에 신호(BL₃)가 부여된 타이밍에서는, 각 기억영역(24a∼24m)의 3번째의 비트라인(BL₃)의 정보가 데이타 라인(DL₁∼DL_o)에 병렬로 판독된다.

이것은 제6도에 있어서의 제3행째의 m개의 데이타의 판독에 상당한다.

이와 같이하여 캐릭터 ROM(21)에서 판독된 소망의 자체폰트의 데이타는, 시프트 레지스터(14)로써 파라텔 데이타에서 시리얼 데이타로 변환되어, 표시제어회로(15)에 부여된다. 표시제어회로(15)는 시프트 래지스터(14)로부터의 자체폰트 데이타에 덧붙여 표시용 데이타 RAM(9)에서 문자색 및 배경색 등을 나타내는 색정보 데이타 및 표시제어 레지스터(8)에서 문자의 수식등을 나타내는 표시모드 데이타를 받아, 자체폰트 데이타 및 색정보 데이타를 표시모드 데이타의 표시하는 표시모드에 따라 표시제어한다.

이리하여 표시제어회로(15)에서 적, 록, 청의 출력신호나 휘도제어신호등이 도출되어 이들의 신호에 따라 화면상에 소망의 문자나 패턴이 표시된다.

한편, 이 실시예에 있어서 제7c도에 표시하는 것과 같은 합성폰트의 판독은 제5도에 표시하는 타이밍도에 따라 1회의 액세스로써 실행된다.

더욱, 이하의 설명에서는 워드라인(WL₁)에 연결된 기억소자에 제7a도의 폰트(1)가 기억되어 워드라인(WL_n)에 연결된 기억소자에 제7b도의 폰트(2)가 기억되어 있는 것으로 한다.

제1도를 참조하여 폰트(1) 및 폰트(2)에 대응하는 문자코드 데이타가 입력제어회로(6)를 사이에 두고 입력된다.

이들의 문자코드 데이타가 제8도의 종래 장치와 마찬가지로 어드레스 제어회로(7)에 의한 어드레스 지정에 따라 데이타 제어회로(10)를 사이에 두고 표시용 데이타 RAM(9)의 지정된 영역에 기입된다.

또한, 문자코드 데이타 이외에도 색정보 데이타 표시모드 데이타 표시위치 데이타 등이 표시제어 레지스터(8) 혹은 표시용 데이타 RAM(9)에 기입되는 것은 제8도의 종래 장치의 경우 마찬가지이다.

화면의 주사가 표시위치에 달하면 표시위치 검출회로(5)로부터의 일치신호에 응답하여 판독되고 어드레스 제어회로(11)이 능동화 된다.

기억영역(24a∼24m)에 있어서 프라챠지 신호(PC)에 따라 비트라인(BL₁∼BL_l) 및 데이타 라인(DL₁∼DL_o)이 프리챠지된 후, 표시용 데이타 RAM(9)은 판독 어드레스 제어회로(11)로부터의 지령에 따라, 앞서 기입한 2개의 문자코드 데이타에 대응한 2개의 어드레스(어드레스 1 및 어드레스 2)를 동시에 캐릭터 ROM(21)에 부여하여 어드레스 지정한다.

어드레스(1)은 캐릭터 ROM(21)의 제1어드레스 디코더(25)에 부여되어, 어드레스(2)는 제2어드레스 디코더(26)에 부여된다. 제1어드레스 디코더(25)는 어드레스(1)에 응답하여 어드래스 디코드 신호(A₁)을 출력하고, 제2어드레스 디코더(26)은 어드레스(2)에 응답하여 어드레스 디코드 신호(A_n)을 출력한다. 이것에 응답하여, 워드라인(WL₁) 및 (WL_n)에 연결된 모든 기억소자가 도통한다.

제4도에 표시하는 기역영역(24b)에 있어서는, 기억소자(M₁₁∼M_l1) 및 (M_1n∼M_ln)가 도통한다.

이것에 응답하여 비트라인(BL₁∼BL_l)에 나타나는 정보는 기억소자(M₁₁∼M_l1)의 정보와 기억소자(M_1n∼M_1n)의 정보와의 논리화가 된다.

즉, 비트라인(BL₁∼BL_l)상에 있어서 폰트(1)의 데이타와 폰트(2)의 데이타가 합성된다.

다른 기억영역(24a) 및 (24c∼24m)에 있어서도 동시에 마찬가지 동작이 행하여진다.

이리하여 캐릭터 ROM(21)내에서 자동적으로 합성폰트의 데이타가 생성된다.

이 합성폰트의 데이타는, 출력어드레스 회로(27)에서 제어라인(CL₁∼CL_l)이 순차적으로 부여되는 신호(B₁∼B_l)에 응답하여 출력게이트 트랜지스터(G₁∼G_l)가 순차적으로 도통하는 것에 의하여, 각 기억영역(24a∼24m)의 데이타 라인(DL₁∼DL_o)을 통하여 1행(m비트)마다의 파아텔 형식에서 캐릭터 ROM(21)에서 순차적으로 판독된다.

이 파라텔 데이타는 시프트 레지스터(14)에서 시리얼 데이타에 변환되어, 표시제어회로(15)에 부여된다. 표시제어회로(15)에서는 전술한 것과 마찬가지의 동작이 행하여지고, 이것에 의하여 화면상에서 제7c도에 표시하는 것과 같은 합성폰트의 표시가 행하여진다.

이상과 같이, 이 실시예에서는 캐릭터 ROM(21)내에 어드레스 디코더를 2개 설치함과 아울러, 캐릭터 ROM(21)의 구성으로써 출력의 논리화가 가능한 것을 채용하는 것에 의하여, 캐릭터 ROM(21)내의 2개의 자체폰트를 동일 타이밍에서 액세스하고, 그들의 논리화인 합성폰트를 캐릭터 ROM(21)내에서 자동적으로 생성하여 출력하고 있다.

따라서, 제8도의 종래 장치에 있어서 합성회로(13)은 필요 없게 된다.

또한, 캐릭터 ROM(21)내의 어드레스 디코더는 3개 이상 설치하여도 좋다.

그 경우에는 캐릭터 ROM(21)내의 3개의 이상의 자체폰트를 동일 타이밍에서 액세스하고, 그들의 논리화인 합성폰트를 생성하는 것이 가능하다.

더욱이, 제2어드레스 디코더(26)이 디코드하여야 할 어드레스는 상기 실시예와 같이 1개가 아니고 복수라도 좋고, 그 경우에는 합성의 조합의 수가 증가한다.

또한, 이상은 본 발명에 의한 메모리데이타 합성장치를 표시제어장치의 캐릭터 ROM의 포트데이타의 합성에 적용한 경우에 관하여 설명하였으나, 본 발명에 의한 메모리데이타 합성장치는 다른 목적으로 ROM 데이타의 합성을 행할 필요가 있는 경우등에도 유용한 것은 물론이다.

이상 설명한 것과 같이, 이 발명에 의하면 메모리 수단에 기억된 복수의 데이타를 동일 타이밍에서 액세스하고, 그들의 논리화인 합성데이타를 메모리 수단내에서 자동적으로 생성하도록 하였으므로, 예를 들면 이 발명에 의한 메모리데이타 합성장치를 표시제어장치의 캐릭터 ROM에 적용한 경우에는, 효율 좋은 합성폰트를 작성 할 수가 있다는 효과가 있다.

그 결과, T.V의 화면등에 표시되는 내용이 커서 표시나 언더라인 표시등 대단히 풍부하게 되어, 다채로운 표시가 용이하게 된다.

또, 본 발명에 의한 메모리데이타 합성장치를 집적화하는 경우에는, 식별신호 도출수단은 복수설치하는 것만으로 끝나므로 칩사이즈를 작게 억제하는 것이 가능하다.

Claims (6)

1. 복수의 어드레스 신호를 동시에 부여하는 어드레스 신호 부여수단(9)과, 상기 복수의 어드레스 신호를 각각 받아 그 받는 어드레스 신호에 대응한 복수의 식별 신호를 도출하는 복수의 식별신호 도출수단(25,26)과, 각각 다른 어드레스에 할당되어서 표시장치의 스크린상에 표시될 문자 또는 패턴을 각기 구성하는 소정의 복수의 데이타를 저장하되, 상기 복수의 식별신호 도출수단(25,26)에서 상기 식별신호를 동시에 받아서 이 식별신호에 대응하는 데이타를 동시에 판독하고, 상기 복수의 식별신호에 대응하는 상기 데이타를 동시에 출력하기 위해 상기 단일 어드레스 신호에 대응하는 상기 데이타중 하나의 용량을 갖는 공통의 출력선을 포함하여 각 식별신호에 대응하는 데이타가 상기 복수의 식별신호에 대응하는 데이타의 논리합으로서 상기 공통의 출력선상에서 합성되도록 하는 메모리수단(21)과를 구비하는 메모리데이타 합성장치.
2. 제1항에 있어서, 상기 메모리수단(21)은 행과 열의 매트릭스의 형태로 배열된 복수의 기억소자와, 상기 각 행에 있는 각 세트의 상기 거억셀에 제공되어서 상기 식별신호를 받는 복수의 워드라인과, 상기 각 열에 있는 각 세트의 상기 기억셀에 상기 출력선으로써 제공된 비트라인을 포함하는 메모리데이타 합성장치.
3. 제2항에 있어서, 상기 각 행에 있는 각 세트의 기억소자는 소정세트의 데이타를 저장하는 메모리데이타 합성장치.
4. 제3항에 있어서, 상기 각 워드라인은 상기 식별신호 도출수단(25,26)중 하나에 접속되고, 상기 각 식별신호 도출수단(25,26)은 상기 식별신호를 상기 대응하는 워드라인중 하나로 제공하여 상기 소정세트의 데이타를 판독하는 메모리데이타 합성장치.
5. 제1항에 있어서, 상기 식별신호 도출수단(25,26)은 상기 어드레스 신호를 디코딩하는 어드레스 디코더를 포함하여 상기 어드레스 디코드 신호를 상기 식별신호로서 출력하는 메모리데이타 합성장치.
6. 제3항에 있어서, 상기 소정세트의 데이타는 폰트데이타를 포함하는 메모리데이타 합성장치.

Images