KR930009434B1 - 전류 스위치방식의 디지탈/아나로그 변환기 - Google Patents
전류 스위치방식의 디지탈/아나로그 변환기 Download PDFInfo
- Publication number
- KR930009434B1 KR930009434B1 KR1019910025767A KR910025767A KR930009434B1 KR 930009434 B1 KR930009434 B1 KR 930009434B1 KR 1019910025767 A KR1019910025767 A KR 1019910025767A KR 910025767 A KR910025767 A KR 910025767A KR 930009434 B1 KR930009434 B1 KR 930009434B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- type mos
- mos transistors
- digital
- input signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 디지탈/아나로그 변환기의 회로도.
제 2 도는 제 1 도의 변환기 회로를 개선할 종래의 디지탈/아니로그 변환기의 회로도.
제 3 도는 본 발명의 전류 스위치방식의 디지탈/아나로그 변환기의 회로도.
* 도면의 주요부분에 대한 부호의 설명
M1-M8, M10, M12, M13 : P형 모스 트랜지스터
M9, M11 : N형 모스 트랜지스터
본 발명은 입력 스위칭 스큐가 보상된 전류 스위칭방식의 디지탈/아나로그 변환기에 관한 것이다.
신호처리가 용이한 디지탈 정보는 아나로그 정보로 변환되어야만 쉽게 인지할 수 있는 경우가 있는데, 이러한 디지탈 데이타를 아나로그 데이타로 변환하는 디지탈/아나로그 변환기는 음성 및 영상신호의 처리와 아나로그 값에 의한 제어시스템등에 많이 응용되고 있다. 특히, 최근에는 처리해야할 입력신호의 양적인 증가와 함께 고해상도에 대한 요구가 급증하고 있어서 영상신호의 표현분야에서 변환기의 고품질화가 강하게 요구되고 있다.
디지탈/아나로그 변환기는 일반적으로 입력된 디지탈신호를 디코더등을 통하여 이산된 제어신호로 변환하고, 이 신호값은 다음 디지탈 입력신호때까지 전상태를 유지하여 연속적인 아나로그 신호값을 출력하는 형태로 이루어졌는데, 이때, 후자의 구조는 전압 스케일형과 가중치를 가지는 전류형, 그리고 R-2R형등으로 구성되어서 많은 분야에서 산업화되었으며, 최근에는 특히 영상 신호처리 분야등에서 고속처리 목적으로 분할구동형 방식이 많이 이용되어 왔다.
분할 구동형의 디지탈/아나로그 변환기의 대표적인 회로도가 제 1 도 및 제 2 도에 각각 도시되어 있다.
제 1 도의 분할 구동형 디지탈/아나로그 변환기는 일정 기준전압(Vref1)을 게이트 단자의 입력신호로 하는 전류원 역할의 P형 모스 트랜지스터(M1)와, 입력신호(Di1)와 일정기준전압(Vref2)을 각각 게이트단자의 입력신호로 하여 입력신호(Di1)의 상태에 따라 상반된 스위칭작용을 하는 P형 모스 트랜지스터(M2), (M3)로 이루어진다.
상기와 같은 구성을 갖는 종래의 분할 구동형 디지탈/아나로그 변환기는 P형 모스 트랜지스터의 게이트 단자에 인가되는 디지탈 입력신호(Di1)만으로 신호의 흐름을 조절하기 때문에 노드(n1)의 전압이 어느 일정한 범위를 가지고 스윙되고, 이는 충분히 만족할 만한 스위칭 속도를 얻는데 장애요인이 되었다.
제 2 도의 분할 구동형 디지탈/아나로그 변환기회로는 상기 제 1 도의 기술적인 문제점을 해결하기 위한 것으로서, P형 모스 트랜지스터(M6)의 게이트에 일정 기준전압(Vref2)을 인가하는 종래의 디지탈/아나로그 변환기회로에서와는 달리 P형 모스 트랜지스터(M6)의 게이트에 P형 모스 트랜지스터(M5)의 게이트단자에 인가되는 디지탈 입력신호(Di2)가 반전 게이트(G1)를 통하여 인가되도록 구성하였다.
즉, P형 모스 트랜지스터(M5, M6)의 게이트에는 서로 상반된 디지탈 입력신호가 인가됨으로써 서로 상반된 스위칭 동작을 수행하도록 구성하여 노드(n2)에서의 전압 움직임을 방지하였다.
그러나, 이러한 디지탈/아나로그 변화기호로는 P형 모스 트랜지스터(M6)의 게이트 단자에는 디지탈 입력신호(Di2)가 반전 게이트(G1)를 통하여 반전된 다음 인가되기 때문에 P형 모스 트랜지스터(M5)에 디지탈 입력신호(Di2)가 인가되는 시간보다는 지연되어 인가되게 한다. 그러므로, 상반된 스위칭동작을 하는 P형 모스 트랜지스터(M5), (M6)가 동시에 온되거나 오프되지 못하기 때문에 글리치(Glitch)가 발생하고, 이로 인하여 신호를 변환하는 속도가 늦어지게 되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 서로 상반된 디지탈 입력신호에 의해 구동되는 트랜지스터에 동일한 시간에 서로 상반된 디지탈 입력신호가 인가되지 않더라도 이를 전기적으로 보상하여 줌으로써 안정된 출력신호를 얻을 수 있을 뿐만 아니라 높은 신호변환속도를 얻을 수 있는 전류스위칭방식의 디지탈/아나로그 변환기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 제 1 일정기준전압이 게이트단자에 인가되는 전류원의 역할을 하는 P형 모스 트랜지스터와, 게이트단자에 서로 상반된 상태의 디지탈 입력신호가 각각 인가되는 P형 모스 트랜지스터들과, 상기 디지탈 입력신호와 제 2 일정 기준전압이 각각 게이트단자에 인가되는 직렬접속된 N형 및 P형 모스 트랜지스터들과, 상기 반전 디지탈입력신호와 제 2 일정기준 전압이 게이트단자에 각각 인가되는 직렬접속된 N형 및 P형 모스 트랜지스터들로 이루어져서, 각각의 게이트단자에 상기 디지탈 입력신호와 상기 제 2 기준전압이 인가되는 상기 P형 모스 트랜지스터들의 공통접속된 드레인 단자로 제 1 출력신호를 출력하고, 각각의 게이트단자에 상기 반전 디지탈 입력신호와 상기 제 2 기준전압이 인가되는 상기 P형 트랜지스터들의 공통접속인 드레인 단자로 제 2 출력신호를 출력하도록 연결구성되어진 전류 스위칭 방식의 디지탈/아나로그 변환기를 제공한다.
이하, 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제 3 도는 본 발명의 입력 스위칭 스큐(Switching Skew)가 보상된 전류 스위치 방식의 디지탈/아나로그 변환기의 회로도를 도시한 것이다.
본 발명의 입력 스위칭 스큐가 보상된 전류 스위치 방식의 디지탈/아나로그 변환기는 일정기준전압(Vref4)가 게이트단자에 인가되는 전류원의 역할을 하는 P형 모스 트랜지스터(M7)와, 게이트단자에 서로 상반된 디지탈 입력신호(Di3),가 각각 인가되는 P형 모스 트랜지스터(M8) 및 (M13)와, 반전 디지탈 입력신호와 일정기준전압(Vref5)가 각각 게이트단자에 인가되는 직렬접속된 N형 및 P형 모스 트랜지스터(M9, M10)와, 디지탈 입력신호(Di3)와 일정기준전압(Vref5)이 게이트단자에 각각 인가되는 직렬접속된 N형 및 P형 모스 트랜지스터(M11, M12)로 이루어져서, 공통 접속된 상기 P형 모스 트랜지스터(M8, M10) 및 (M12, M13)의 드레인 단자로 출력신호(OUT5, OUT6)를 각각 출력하도록 연결 구성하였다.
상기와 같은 구성을 갖는 본 발명의 전류 스위치방식의 디지탈/아나로그 변환기의 동작을 설명하면 다음과 같다.
P형 및 N형 모스 트랜지스터(M3, M13), (M9, M11)의 게이트단자에 인가되는 디지탈 입력신호는 서로 상반된 논리상태를 갖는 Di3,으로 구성되는데, 이때 입력신호(Di3)는 P형 및 N형 모스 트랜지스터(M8, M11)의 스위칭상태를 조절하고, 반전 디지탈 입력신호는 N형 및 P형 모스 트랜지스터(M9, M13)의 스위칭 상태를 조절한다.
따라서, P형 및 N형 모스 트랜지스터(M8, M9)의 게이트단자에는 서로 상반된 논리상태를 갖는 디지탈 입력신호(Di3),가 각각 동시에 인가되므로, 모스 트랜지스터(M8, M9)는 동시에 동일한 스위칭 동작을 수행하게 되고, 같은 원리로서 상기 모스트랜지스터(M8, M9)와는 서로 상반된 스위칭 동작을 가지는 N형 및 P형 모스트랜지스터(M9, M13)은 동시에 동일한 스위칭 동작을 수행하기 때문에 2개의 출력단(OUT5), (OUT6)가운데 하나의 출력단으로만 전류가 흐르게 된다.
이때, P형 모스 트랜지스터(M10), (M12)와 N형 모스 트랜지스터(M9), (M11)과의 직렬접속은 (M9)와 (M10) 또는 (M11)과 (M12)간의 전류흐름이 부하의 변동에 관계없는 안정된 출력을 얻기 위하여 출력임피던스를 높이는 역할을 하며, 또한 P형 모스트랜지스터(M10), (M12)는 N형 모스트랜지스터(M9), (M11)이 오프상태에서 온상태, 또는 역으로 천이하는 과정에서 노드(n4)와 (n5)의 전압 상태에 의존하고 있기 때문에 P형 모스 트랜지스터(M8, M13)의 스위칭 천이상태와 동일한 조건을 부여하기 위한 역할도 담당하고 있다. 이는 P형 모스트랜지스터(M8), (M13)이 노드(n3)의 전압 상태에 의존한 스위칭 천이상태를 가지고 있기 때문이다.
P형 모스 트랜지스터(M10), (M12)의 게이트단자에 인가되는 기준전압(Vref5)은 이들 트랜지스터(M10), (M12)의 전기적인 상태를 상기의 목적에 합당하도록 조절하는데 사용한다.
이상에서 설명한 바와같이, 본 발명에서는 서로 상반된 디지탈 입력(Di3)가 동일한 시간에 P형 모스 트랜지스터(M8), (M13)의 게이트단자에 도달하지 않아도 이를 보상하기 위하여 서로 상대방의 신호에 조절받을 수 있는 전기신호흐름도(Path)를 구성하였다. 즉, 전기신호 흐름되는 디지탈 입력신호(Di2)가 게이트단자에 인가되는 P형 모스 트랜지스터(M8)와 직렬접속된 N형 및 P형 모스 트랜지스터(M9, M10)를 병렬로 연결한 하나의 흐름도와, 반전 디지탈 입력신호(Di3)가 게이트단자에 인가되는 P형 모스 트랜지스터(M13)과 직렬 접속된 N형 및 P형 모스 트랜지스터(M11), (M12)를 병렬로 연결한 또 하나의 새로운 흐름도를 구성한 것이다.
이때, 출력단(OUT5)을 통하여 흐르는 전류량은 P형 모스 트랜지스터(M7), (M8)의 흐름도와 직렬로 접속된 N형 및 P형 모스 트랜지스터(M9), (M10)의 전류흐름도의 전류량을 합한 값과 같다. 그러므로, 제 1 도와 제 2 도에서 나타난 P형모스 트랜지스터(M1, M2) 또는 (M4, M5)의 회로크기와 상대적으로 비슷한 회로크기를 가진다.
마찬가지로, 출력단(OUT6)을 통하여 흐르는 전류의 량도 P형 모스 트랜지스터(M7), (M13)의 흐름도와 직렬로 접속된 N형 및 P형 모스 트랜지스터(M11), (M12)의 전류량을 합한 값과 같다.
따라서, 모스 트랜지스터(M7, M8)의 회로크기는 제 1 도 및 제 2 도에 도시된 모스 트랜지스터(M1, M2) 또는 (M4, M5)의 회로크기보다 작으며 마찬가지로, 모스 트랜지스터(M7, M13)의 회로크기는 제 1 도 및 제 2 도의 (M1, M3) 또는 (M4, M6)의 크기보다 작다.
상기한 바와같은 본 발명에 의하면, 서로 상반된 디지탈 입력이 서로 상반된 스위칭 동작을 하는 모스 트랜지스터의 게이트단자에 동시에 인가되지 않아도 이를 서로 상대방 신호에 의해 조절할 수 있는 전기적인 회로를 부가함으로써 안정된 출력을 얻을 수 있으며, 고속 변환속도를 얻을 수 있는 이점이 있다. 이에 따라 본 발명의 디지탈/아나로그 변환기는 고속처리속도와 함께 높은 정밀도가 요구되는 영상신호처리용 디지탈/아나로그 변환기, 즉 RAMDAC와 같이 디지탈/아나로그 변환기를 내장한 활용회로 등에서 효과적으로 이용할 수 있다.
Claims (3)
- 일정기준전압(Vref4)이 게이트단자에 인가되는 전류원의 역할을 하는 P형 모스 트랜지스터(M7)와, 게이트단자에 서로 상반된 상태의 디지탈 입력신호(Di3),가 각각 인가되는 P형 모스 트랜지스터(M8) 및 (M13)와, 디지탈 입력신호(Di3)와 일정기준전압(Vref5)이 각각 게이트 단자에 인가되는 직렬접속된 N형 및 P형 모스 트랜지스터(M11, M12)와, 반전 디지탈입력신호와 일정기준전압(Vref5)이 게이트단자에 각각 인가되는 직렬접속된 N형 및 P형 모스 트랜지스터(M9, M10)로 이루어져서 공통 접속된 상기 P형 모스 트랜지스터(M8, M10) 및 (M12, M13)의 드레인 단자로 출력신호(OUT5, OUT6)를 각각 출력하도록 연결구성되어지는 것을 특징으로 하는 전류 스위치방식의 디지탈/아나로그 변환기.
- 제 1 항에 있어서, 상기 출력단(OUT5)을 통해서 흐르는 전류량이 직렬 접속된 N형 및 P형 모스 트랜지스터(M9), (M10)를 통해서 흐르는 전류량과 P형 모스 트랜지스터(M7, M8)을 통해서 흐르는 전류량의 합과 같도록 구성되어지는 것을 특징으로 하는 전류 스위치방식의 디지탈/아나로그 변환기.
- 제 1 항에 있어서, 상기 출력단(OUT6)을 통해서 흐르는 전류량이 직렬접속된 N형 및 P형 모스 트랜지스터(M11), (M12)를 통해서 흐르는 전류량과 P형 모스 트랜지스터(M7, M13)을 통해 흐르는 전류량의 합과 같도록 구성되어지는 것을 특징으로 하는 전류 스위치방식의 디지탈/아나로그 변환기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025767A KR930009434B1 (ko) | 1991-12-31 | 1991-12-31 | 전류 스위치방식의 디지탈/아나로그 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025767A KR930009434B1 (ko) | 1991-12-31 | 1991-12-31 | 전류 스위치방식의 디지탈/아나로그 변환기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015371A KR930015371A (ko) | 1993-07-24 |
| KR930009434B1 true KR930009434B1 (ko) | 1993-10-04 |
Family
ID=19327250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025767A KR930009434B1 (ko) | 1991-12-31 | 1991-12-31 | 전류 스위치방식의 디지탈/아나로그 변환기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009434B1 (ko) |
-
1991
- 1991-12-31 KR KR1019910025767A patent/KR930009434B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015371A (ko) | 1993-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392573B1 (en) | Method and apparatus for reduced glitch energy in digital-to-analog converter | |
| US6977602B1 (en) | Wide band digital to analog converters and methods, including converters with selectable impulse response | |
| US4338592A (en) | High accuracy digital-to-analog converter and transient elimination system thereof | |
| US5397944A (en) | Dense offset calibration circuitry and method | |
| US9048864B2 (en) | Digital to analog converter with current steering source for reduced glitch energy error | |
| EP1175728A1 (en) | Method and apparatus for switching low voltage cmos switches in high voltage digital to analog converters | |
| US6388477B1 (en) | Switchable voltage follower and bridge driver using the same | |
| US7129878B1 (en) | Digital to analog converter | |
| US7199742B2 (en) | Digital-to-analog converter and related level shifter thereof | |
| US6310568B1 (en) | Digital-to-analog conversion circuit | |
| KR950008957B1 (ko) | 디지탈/아날로그 변환회로 | |
| US6339391B1 (en) | Method and apparatus for optimizing crossover voltage for differential pair switches in a current-steering digital-to-analog converter or the like | |
| US6181265B1 (en) | Non-linear digital-to-analog converter | |
| WO2024037157A1 (zh) | 可调节延时电路 | |
| KR930009434B1 (ko) | 전류 스위치방식의 디지탈/아나로그 변환기 | |
| US20030201924A1 (en) | Digital-to-analog converter | |
| KR100727885B1 (ko) | 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기 | |
| US6853323B1 (en) | Differential voltage output digital-to-analog converter | |
| US11476839B2 (en) | LVDS driver | |
| US5329185A (en) | CMOS logic circuitry providing improved operating speed | |
| US20220013054A1 (en) | Output buffer circuit for display driving apparatus | |
| US5220306A (en) | Digital signal comparator for comparing n-bit binary signals | |
| Joy et al. | An inherently monotonic 7-bit CMOS ADC for video applications | |
| JP2854204B2 (ja) | Ａ／ｄコンバータ | |
| US9871532B1 (en) | Digital to-analog converters with non-binary weighted cell array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |