KR930008901B1 - 다결정 실리콘을 이용한 바이폴라 소자의 제조방법 - Google Patents
다결정 실리콘을 이용한 바이폴라 소자의 제조방법 Download PDFInfo
- Publication number
- KR930008901B1 KR930008901B1 KR1019910012523A KR910012523A KR930008901B1 KR 930008901 B1 KR930008901 B1 KR 930008901B1 KR 1019910012523 A KR1019910012523 A KR 1019910012523A KR 910012523 A KR910012523 A KR 910012523A KR 930008901 B1 KR930008901 B1 KR 930008901B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- emitter
- base
- oxide film
- nitride film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 80
- 238000000034 method Methods 0.000 claims abstract description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000010354 integration Effects 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 기술에 의해 완성된 바이폴라 소자의 단면도.
제 2 도는 종래의 기술에 의해 완성된 다른 바이폴라 소자의 단면도.
제 3 도는 본 발명에 의해 완성된 바이폴라 소자의 단면도.
제 4 도는 본 발명에 의한 바이폴라소자의 제조 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명
N+ B/L : N+매몰층 N-EPI : N형 에피층
1,3,4,7,11,13,15,18,21 : 산화막 9 : 에미터 다결정 실리콘
2,10,12,14 : 질화막 17 : 베이스 다결정 실리콘
19,20 : 포토레지스트
본 발명은 컴퓨터나 통신기기등의 고속정보처리 시스템에 사용되는 고속 바이폴라 소자의 제조에 관한 것이다.
다결정 실리콘(polysilicon)이 바이폴라 소자의 전극 및 확산원으로 사용되면서 수평 및 수직방향으로의 소자 크기가 크게 축소되어 종래의 SBC(Standard Buried Collector)방법에 의한 바이폴라 소자 보다 동작속도나 전력소모 측면에서 놀라운 향상을 가져왔다.
즉, 다결정 실리콘을 전극으로 사용하면서 에미터(제 1 도 1)와 베이스(제 1 도 2)전극의 접촉면이 얇은 산화막(제 1 도 3)을 사이에 두고 자기정렬(self-aloign)되므로 마스크 오정렬(misalign)에 의한 영향이 배제되어 제작이 용이할 뿐 아니라 소자의 수평방향의 크기를 상당히 줄일 수 있게 되었다.
또한, 다결정 실리콘을 에미터와 베이스의 확산원을 사용함으로써 얕은 접합형성이 가능하여 수직방향의 소자 크기도 크게 감소하였다.
다결정 실리콘을 이용한 바이폴라 소자의 제조방법은 크게 제 1 도와 제 2 도의 두가지 방법으로 나눌 수 있다. 제 1 도에서는 베이스 전극으로 사용되는 다결정 실리콘(제 1 도 2)을 먼저 정의하고 나서, 에미터 다결정 실리콘(제 1 도 1)을 형성하며 이때 측면 산화막(제 1 도 3)을 이용하여 베이스와 에미터전극을 격리시킨다.
제 1 도의 구조에서는 에미터의 폭이 측면산화막의 두께에 의해 결정되므로 마스크 크기(mask dimension) 보다 작은 에미터폭을 구현할 수 있지만 측면 산화막에 의해 에미터 폭이 결정되므로 원하는 에미터폭을 정확하게 형성하기 어려우며, 소자가 형성되는 활성영역(active region)의 실리콘 표면이 노출된 상태에서 측면 산화막을 형성하기 위한 건식식각(reactive ion etching) 공정이 진행되므로 활성영역의 표면이 손상을 받는 단점이 있다.
또한, 에미터폭이 좁을 때는 에미터 다결정 실리콘(제 1 도 1)의 적층시 에미터부분의 다결정 실리콘의 두께가 두꺼워지는 현상(refilling effect)으로 에미터저항이 증가하는 경향이 있다.
제 2 도는 에미터 다결정 실리콘(제 2 도 1)을 먼저 형성하고 측면 산화막(제 1 도 3)을 격리층으로 형성한 후 베이스 다결정 실리콘(제 2 도 2)을 적층하여 베이스 전극으로 사용하고 있다.
제 2 도에서는 에미터 다결정 실리콘을 먼저 정의하기 때문에 활성영역의 표면을 보호할 수 있는 장점이 있으나, 에미터와 베이스 접합이 공정초기에 형성된 이후 열처리 공정을 많이 거치기 때문에 얕은 접합형성에 부적합하며, 소자 구조상 에미터 다결정 실리콘(제 2 도 1) 위로 베이스 다결정 실리콘(제 2 도 2)이 지나가기 때문에 활성영역 외부에서 에미터 다결정 실리콘과 금속의 접촉이 가능하며 이로 인하여 에미터 저항이 증가하는 단점이 있다.
본 발명의 목적은 활성영역표면의 손상과 에미터 저항의 증가를 방지함과 아울러 고속,고집적에 필수적인 다층배선에 적합한 바이폴라 소자의 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위해 본 발명은 집적도를 증가시키고 콜렉터(collector)와 기판(substrate) 사이의 접합 용량(junction capacitace) 성분을 줄이기 위해 트렌치를 이용하여 소자를 격리시키는 단계와, 소자의 활성영역 및 에미터 다결정 실리콘을 형성하는 단계와, 비활성 베이스 영역을 형성하는 단계와, 이중 포토레지스트를 이용하여 에미터 다결정 실리콘 윗부분의 베이스 다결정 실리콘을 제거하는 단계와, 노출된 베이스 다결정 실리콘을 산화시키는 단계 및, 전극형성 단계를 포함한다.
제 3 도는 본 발명에 의해 완성된 바이폴라 소자의 구조를 나타낸 것으로 에미터 실리콘(제 3 도 9)을 먼저 정의하고 베이스 다결정 실리콘(제 3 도 17)을 형성시킴으로써 활성영역의 표면 손상을 줄이며 산화막과 이중 포토레지스트(PR)를 이용한 평탄화 공정 및 건식식각 공정으로 에미터 윗부분의 베이스 다결정 실리콘(제 3 도 17)을 제거함으로써 금속(제 3 도 23)과 에미터 다결정 실리콘(제 3 도 9)의 접촉을 활성영역에서 형성하여 종래기술(제 2 도)에서 나타나는 에미터 저항의 증가 요인을 제거한다.
특히, 다른 구조와 달리 표면평탄화가 양호하여 다층배선 공정시 좋은 효과를 기대할 수 있다.
또한, 에미터 다결정 실리콘을 사진식각법(photolithog-raphy)으로 정의하므로 에미터 쪽을 정확히 형성할 수 있을 뿐 아니라, 에미터 다결정 실리콘에 보론(boron)를 이온중입시키고 열처리에 의한 확산에 의하여 활성베이스를 형성하므로 실리콘에 직접 이온주입시 생길 수 있는 접합 스파이크(junction spike)를 줄일 수 있으며 최종 공정 단계에서 에미터 다결정 실리콘에 비소를 이온주입하고 고온급속열처리(RTA)방법으로 에미터 접합을 형성시킴으로써 아주 얕은 접합을 형성시킬 수 있다.
이하 첨부된 제 4 도에 의하여 본 발명을 상세히 설명하면 다음과 같다.
[제 1 공정]
제 4a 도는 집적도 증가 및 콜렉터와 기판사이의 접합 용량을 줄이기 위하여 트렌치를 이용한 소자격리 공정을 나타낸 것이다.
P-형 실리콘 웨이퍼 표면에 비소를 이온주입하여 웨이퍼 전면에 2㎛ 깊이의 N+매몰층(N+B/L)을 형성시키고 약 1㎛ 두께의 인(phosphorus)이 도우핑된 N형 에피층(N-EPI)을 성장시킨다.
그 다음은 소자격리를 위한 단계로서 500Å 두께의 제 1 산화막(1), 2000Å 두께의 제 1 질화막(2)과 1㎛ 두께의 제 2 산화막(3)을 마스크층으로 사용하여 실리콘 웨이퍼를 n+매몰층(N+ B/L) 이하까지 깊은 수직 트렌치(trench)를 건식 방향으로 형성한 후 습식산화(wet oxidation)와 건식식각(dry etching)을 통하여 수직 트랜치의 제 1 측면 산화막(4)을 형성시킨다.
이어서 소자격리 및 트랜지스터의 접지를 동시에 할 목적으로 수직 트렌치에 5000Å 두께의 다결정 실리콘(5a)을 적층하고 920℃에서 다결정 실리콘(5a)에 보론(boron)을 도우핑 시킨다.
그리고 상기 다결정 실리콘층(5a) 위에 다시 9000Å의 다결정 실리콘(5)을 적층하고 925℃ 온도에서 열처리를 행하면 보론이 다결정 실리콘을 통하여 확산하여 실리콘과 접지(제 4b 도의 6)를 형성하게 된다.
트랜치 부분을 제외한 다른 부분에 있는 다결정 실리콘을 제거하기 위하여 제 1 질화막(2)이 노출될때까지 다결정 실리콘(5)과 제 2 산화막(3)을 래핑(lapping)방법으로 제거한다.
[제 2 공정]
제 4b 도는 소자의 활성영역 및 에미터 다결정 실리콘(9)을 형성하는 공정을 나타낸 것이다.
우선, 래핑에 의해 손상된 제 1 질화막(제 4a 도의 2)을 제거하고 다시 LPCVD방법으로 1200Å 두께의 질화막을 적층한 후, 활성영역을 사진식각법으로 정의하고 활성영역 외부의 제 1 질화막(제 4a 도의 2)과, 제 1 산화막(제 4a 도의 1)을 제거한 후 것니식각법으로 3000Å 두께의 실리콘(N-EPI)의 표면을 식각한다.
이어서 6000Å 두께의 산화막(7)을 열산화방법으로 성장시켜 소자격리를 완료한다.
제 1 질화막을 제거하고 콜렉터 마스트 작업 후 이온주입 및 열처리에 의해 N+매몰층(N+매몰층(N+B/L)까지 인(phosphorus)을 확산(8)시키고 활성영역의 제 1 산화막(제 4a 도의 1)을 제거하여 실리콘(N-EPI)표면이 노출되게 한다.
다음은 웨이퍼 윗면에 3000Å 두께의 다결정 실리콘(9)을 적층한 후 활성베이스(intrinsic base)을 형성하기 위해 다결정 실리콘(9)에 보론을 이온 주입한다.
다결정 실리콘(9) 위에 1000Å 두께의 제 2 질화막(10) 및 1000Å 두께의 제 3 산화막(11), 1500Å 두께의 제 3 질화막(12)을 LPCVD방법으로 차례로 적층하고 에미터 영역을 정의한 후 불필요한 부분을 건식식각법으로 모두 식각하여 제 4b 도를 완성한다.
[제 3 공정]
제 4c 도는 제 2 측면 산화막(13) 형성 및 측면 질화막(14)을 마스크로 하여 비활성 베이스부분을 형성시키는 공정 단면도를 나타낸 것이다.
먼저 LPCVD방법으로 3000Å 두께의 산화막을 적층하고 건식 식각방법으로 산화막을 식각하여 제 2 측면 산화막(13)을 형성시키며, 이때 에미터 다결정 실리콘 위의 제 3 산화막(11)은 제 3 질화막(12)에 의해 보호되므로 식각되지 않는다.
다음은 3000Å 두께의 질화막을 적층하고 건식식각방법으로 질화막을 식각하여 측면 질화막(14)을 형성시키고, 이후 산화막 성장시 질화막 아래부분이 작아지는 것을 막기 위하여 실리콘 표면을 1500Å 정도 식각해 낸다.
이때 형성된 측면 질화막(14)의 두께에 의해 비활성 베이스 영역의 폭이 결정되므로, 상기 측면 질화막(14)의 두께로 비활성 베이스 폭을 쉽게 결정할 수 있을 뿐 아니라 비활성 베이스 폭을 작게할 수 있기 때문에 소수 캐리어 축적에 의한 동작 속도의 감소를 줄일 수 있다.
측면 질화막(14)을 마스크층으로 하여 925℃에서 2500Å 두께의 열산화막(15)을 성장시키고 측면 질화막(14)과 에미터 윗부분의 제 3 질화막(12)을 제거하며, 이때 제 3 산화막(11)이 마스크 역할을 하므로 제 2 질화막(10)은 식각되지 않는다.
이 열산화막(15)의 성장과정에서 에미터 다결정 실리콘(9) 내의 보론이 실리콘 내로 확산하여 얕은 P-베이스(16)층을 형성한다.
[제 4 공정]
제 4d 도는 이중 포토레지스트를 이용하여 평탄화 한 후 에미터 다결정 실리콘(9) 윗부분의 베이스 다결정 실리콘(17)을 제거하기 위한 공정을 나타낸 것이다.
먼저 3000Å 두께의 다결정 실리콘을 적층하고 보론을 이온 주입한 후 비활성 베이스 다결정 실리콘(17)을 정의한다.
다음은 1㎛ 두께의 제 4 산화막(18)을 LPCVD방법으로 적층하고, 1㎛ 두께의 1차 포토레지스트(19)를 도포(coating)한 후 사진식각법으로 에미터 윗부분의 포토레지스트를 제거한 다음 점도가 낮은 2차 포토레지스트(20)를 다시 도포하고 160℃에서 열처리를 하여 표면이 평탄하도록 해준다.
에미터 다결정 실리콘(9) 위에 베이스 다결정 실리콘(17)을 제거하기 위하여 포토레지스트 보다 제 4 산화막(18)의 식각이 다소 빠르도록 식각비율을 결정하여 베이스 다결정 실리콘(17)이 노출될때까지 포토레지스트와 산화막을 건식식각하여 제 4e 도의 단면도를 완성한다.
제 4e 도에 있어서, 건식식각방법으로 제 3 산화막(11)이 노출될때 까지 에미터 윗부분의 베이스 다결정 실리콘(17)을 식각한 후 제 3 산화막(11)을 습식식각(wet etch)방법으로 제거한다.
[제 5 공정]
제 4f 도는 제 2 질화막(10)을 마스크층으로 하여 노출된 베이스 다결정 실리콘(17)을 산화시켜 제 5 산화막(21)을 생성하는 공정을 나타낸 것이다.
제 5 산화막(21) 성장공정시 비활성 베이스(22)와 활성 베이스(P-)의 접합깊이가 결정되므로 산화막 성장속도가 빠른 습식산화방법으로 저온(920℃)에서 제 5 산화막을 성장시킴으로써 얕은 접합형성이 가능하도록 한다.
다음에 에미터 다결정 실리콘(9) 위의 제 2 질화막(10)을 제거하고 에미터 다결정 실리콘(9)에 비소(As)를 이온 주입한 후, 고온 급속열처리로 얕은 에미터와 베이스접합을 형성한다. 질화막이 제거된 에미터 다결정 실리콘(9) 부분이 자연적으로 금속과 접촉하게 될 뿐 아니라 활성영역에서 직접 이루어지므로 에미터 저항의 증가를 막을 수 있다.
[제 6 공정]
제 4g 도는 본 발명에 의해 완성된 바이폴라 소자의 최종 단면도이다. 베이스와 콜렉터 접점을 정의하여 제 4 산화막(18)을 제거한 후 금속층(23)으로 500Å의 TiW와 8000Å의 AISi(1%)를 스퍼터링하고 필요없는 부분을 제거하여 배선을 형성한다.
상기한 바와 같이 본 발명은 에미터 영역을 먼저 형성함으로써 트랜지스터의 활성영역 표면을 보호할 수 있고, 에미터 부분의 다결정 실리콘을 통하여 이온주입 방법으로 베이스와 에미터 접합을 형성하기 때문에 얕은 접합의 형성이 가능하며, 비활성 베이스 영역을 형성시킨 후 PR 평탄화 공정으로 활성영역 윗부분의 P+다결정 실리콘을 제거하므로써 N+다결정 실리콘과 금속의 접촉이 활성영역 위에서 가능하여 종래의 기술(제 2 도)에서 생길 수 있는 에미터 저항의 증가를 막을 수 있으며, 특히 다른 구조에 비해 평탄화가 좋아서 고속, 고집적에 필수적인 다층배선을 수행할 경우 뛰어나 효과를 얻을 수 있다.
Claims (7)
- 에미터 다결정 실리콘을 먼저 형성하고 측면 산화막으로 격리층을 형성한 후 베이스 다결정 실리콘을 적층하는 바이폴라 소자의 제조방법에 있어서, 집적도를 개선하고 콜렉터와 기판 사이의 접합용량을 줄이기 위해 트렌치를 이용하여 소자를 접지 및 격리 시키는 제 1 공정과, 활성 베이스(16)를 형성하기 위해 에미터 다결정 실리콘(9)에 불순물을 이온 주입하고 제 2 질화막(10)과 제 3 산화막(11) 및 제 3 질화막(12)을 차례로 적층한 후 소자의 활성영역 및 에미터 다결정 실리콘(9)을 정의하는 제 2 공정과, 에미터와 비활성 베이스를 격리시키기 위하여 제 2 측면 산화막(13)과 측면 질화막(14)을 차례로 형성하고 비활성 베이스폭을 줄이기 위해 열산화막(15)을 성장시키는 제 3 공정과, 이중 포토레지스트(19,20)를 이용하여 평탄화 한 후 상기 에미터 다결정 실리콘(9) 상부의 베이스 다결정 실리콘(17)부분을 제거하기 위하여 상기 에미터 다결정 실리콘(9) 상부의 상기 베이스 다결정 실리콘(17)이 노출될때까지 상기 포토레지스터(19,20)와 제 4 산화막(18)을 식각하고 다시 노출된 상기 베이스 다결정 실리콘(17)과 상기 제 3 산화막(11)을 차례로 식각하는 제 4 공정과, 상기 제 2 질화막(10)을 마스크 층으로 하여 상기 베이스 다결정 실리콘(17)을 산화시켜 제 5 산화막(21)을 형성한 다음 상기 제 2 질화막(10)을 제거하고 상기 에미터 다결정 실리콘(9)에 비소를 이온주입한 후 고온 급속 열처리 방법으로 얕은 에미터와 베이스 접합을 형성하는 제 5 공정 및, 베이스와 콜렉터 접점을 정의하여 제 4 산화막(18)을 제거한 후 금속층(23)을 스퍼터링(sputtering)하고 필요없는 부분을 제거하여 배선을 형성하는 제 6 공정으로 구성됨을 특징으로 하는 다결정 실리콘을 이용한 바이폴라 소자의 제조방법.
- 제 1 항의 제 1 공정에 있어서, 소자격리 및 접지를 동시에 하기 위하여 트렌치에 500Å 두께의 다결정 실리콘(5a)을 적층하고 920℃에서 상기 다결정 실리콘(5a)에 보론(boron)을 도핑한 후 상기 다결정 실리콘(5a) 상에 다시 9000Å 두께의 다결정 실리콘(5)을 적층하고 925℃ 온도에서 열처리 함을 특징으로 하는 다결정 실리콘을 이용한 바이폴라 소자의 제조방법.
- 제 1 항의 제 2 공정에 있어서, 활성베이스(16)를 형성하기 위해 에미터 다결정 실리콘(9)에 주입하는 불순물로 보론을 사용하고 제 2 질화막(10)의 두께는 1000Å이고, 제 3 산화막(11)의 두께는 1000Å이며, 제 3 질화막(12)의 두께는 1500Å로 하여 LPCVD방법으로 적층함을 특징으로 하는 다결정 실리콘을 이용한 바이폴라 소자의 제조방법.
- 제 1 항의 제 3 공정에 있어서, 측면 질화막(14)의 두께를 조절하여 비활성 베이스 영역의 크기를 줄임으로써 소수 캐리어 축적에 의한 동작속도의 감소를 방지하는 것을 특징으로 하는 다결정 실리콘을 이용한 바이폴라 소자.
- 제 1 항의 제 4 공정에 있어서, 에미터 다결정 실리콘(9) 상부의 베이스 다결정 실리콘(17)을 제거하기 위해 1㎛ 두께의 제 4 산화막(18)을 LPCVD방법으로 적층하고, 1㎛ 두께의 1차 포토레지스트(19)를 도포한 후 사진식각법으로 에미터 상부의 포토레지스트를 제거한 다음 점도가 낮은 2차 포토레지스트(20)를 다시 도포하고 160℃에서 열처리 하여 표면을 평탄화 시킴을 특징으로 하는 다결정 실리콘을 이용한 바이폴라 소자.
- 제 1 항의 제 4 공정에 있어서, 에미터 다결정 실리콘(9) 상부의 베이스 다결정 실리콘(17)을 제거하기 위하여 포토레지스트(19,20) 보다 제 4 산화막(18)의 식각비를 크게하여 베이스 다결정 실리콘(17)이 노출될때까지 건식식각 한 후 제 3 산화막(11)이 노출될때까지 에미터 상부의 상기 베이스 다결정 실리콘(17)을 건식식각하고 이어서 제 3 산화막(11)을 습식식각함을 특징으로 하는 다결정 실리콘을 이용한 바이폴라 소자의 제조방법.
- 제 1 항의 제 5 공정에 있어서, 상기 에미터 다결정 실리콘(9) 상에 상기 제 2 질화막(10)을 마스크로 하여 노출된 상기 베이스 다결정 실리콘(17)을 습식산화하여 제 5 산화막(21)을 성장시킴으로써 활성영역 상에 에미터 접점을 형성함을 특징으로 하는 바이폴라 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910012523A KR930008901B1 (ko) | 1991-07-22 | 1991-07-22 | 다결정 실리콘을 이용한 바이폴라 소자의 제조방법 |
| JP4195038A JP2500831B2 (ja) | 1991-07-22 | 1992-07-22 | 多結晶シリコンを利用したバイポ―ラ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910012523A KR930008901B1 (ko) | 1991-07-22 | 1991-07-22 | 다결정 실리콘을 이용한 바이폴라 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930003412A KR930003412A (ko) | 1993-02-24 |
| KR930008901B1 true KR930008901B1 (ko) | 1993-09-16 |
Family
ID=19317627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910012523A KR930008901B1 (ko) | 1991-07-22 | 1991-07-22 | 다결정 실리콘을 이용한 바이폴라 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2500831B2 (ko) |
| KR (1) | KR930008901B1 (ko) |
-
1991
- 1991-07-22 KR KR1019910012523A patent/KR930008901B1/ko not_active IP Right Cessation
-
1992
- 1992-07-22 JP JP4195038A patent/JP2500831B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07142500A (ja) | 1995-06-02 |
| JP2500831B2 (ja) | 1996-05-29 |
| KR930003412A (ko) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| US4796070A (en) | Lateral charge control semiconductor device and method of fabrication | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| EP0036082A1 (en) | A self-aligned process for providing an improved high performance bipolar transistor | |
| JPS6226590B2 (ko) | ||
| CA1243421A (en) | Shallow junction complementary vertical bipolar transistor pair | |
| US4413401A (en) | Method for making a semiconductor capacitor | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| US4505026A (en) | CMOS Process for fabricating integrated circuits, particularly dynamic memory cells | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| US4151635A (en) | Method for making a complementary silicon gate MOS structure | |
| US4290186A (en) | Method of making integrated semiconductor structure having an MOS and a capacitor device | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| JPH0241170B2 (ko) | ||
| JPH025432A (ja) | 半導体装置の製造方法 | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| US4628339A (en) | Polycrystalline silicon Schottky diode array | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR930008901B1 (ko) | 다결정 실리콘을 이용한 바이폴라 소자의 제조방법 | |
| CA1312679C (en) | Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer | |
| US5717227A (en) | Bipolar junction transistors having insulated gate electrodes | |
| JPH0482180B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19970605 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |