KR930008712Y1

KR930008712Y1 - Screen condition control apparatus

Info

Publication number: KR930008712Y1
Application number: KR2019880010451U
Authority: KR
Inventors: 김경섭
Original assignee: 주식회사 금성사; 최근선
Priority date: 1988-06-30
Filing date: 1988-06-30
Publication date: 1993-12-28
Also published as: KR900001963U

Abstract

내용 없음.No content.

Description

Image quality correction device of TV receiver

제 1 도는 본 고안 장치의 회로도.1 is a circuit diagram of the device of the present invention.

제 2 도는 a-m은 제 1 도의 각부 동작 상태도.2 is a-m is a state diagram of the operation of each part of FIG.

제 3 도는 (a)와 (b) 내지 (d)는 종래의 수평 보정 자치 회로도 및 각부 동작 상태도.3 (a) and (b) to (d) are a conventional horizontal correction autonomous circuit diagram and respective parts operating state diagrams.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2, 3 : 플립플롭 4, 8, 15 : 가산기2, 3: flip-flops 4, 8, 15: adder

5, 11, 14 : 반감기 6, 12, 13 : 감산기5, 11, 14: half-life 6, 12, 13: subtractor

7 : 계수기 9, 10 : 라인 메모리7: counter 9, 10: line memory

본 고안은 TV수상기의 화질 보정 장치에 관한 것으로, 특히 플립플롭과 반감기 및 계수기등을 설치하여 영상신호의 수평과 수직윤곽을 강조함으로써 선명한 화질을 얻을수 있도록 한 TV수상기의 화질 보정 장치에 관한 것이다. 종래에는 제 3a 도에 도시된 바와같이 제 3b 도와 같은 수평 영상신호가 가산기(30)에 입력됨과 동시에 고역통과 여파기(31)에 입력되면 고역통과여파기(31)에서는 제 3c 도와 같은 출력을 레벨조정기(32)를 통해 가산기(30)에 입력시키도록 구성한 것이나, 이는 제 3d 도와 같이 가산기(30)에 의해 수평영상신호의 고역 성분만을 강조하고 있으나, 수직 영상신호의 고역성분을 강조하는 장치가 구비되지 않아 화면 전체의 윤곽을 선명하게 하지 못하였던 단점이 있었다.The present invention relates to an image quality correction apparatus of a TV receiver, and more particularly, to an image quality correction apparatus of a TV receiver, which is provided with a flip-flop, a half-life, and a counter to emphasize the horizontal and vertical contours of an image signal. Conventionally, as shown in FIG. 3A, when the horizontal image signal such as the 3b diagram is input to the adder 30 and the high pass filter 31, the high pass filter 31 outputs the same output as the 3c diagram. Although it is configured to input to the adder 30 through 32, which is emphasized only by the high frequency component of the horizontal video signal by the adder 30 as shown in the 3d diagram, a device for emphasizing the high frequency component of the vertical video signal is provided. There was a drawback that it could not make the outline of the entire screen clear.

본 고안은 이와같은 종래의 단점을 해결하기 위하여 다수개의 풀립플롭과 반감기 및 계수기등을 설치하여 영상신호의 수평과 수직의 고역성분을 강조하므로서 선명한 화질을 재현시킬수 있도록 한 TV수상기의 화질 보정장치를 제공하는 것을 그 목적으로 하는 것으로, 이하 첨부된 도면을 참조하여 본 고안의 구성을 상세히 설명하면 다음과 같다.In order to solve the above-mentioned drawbacks, the present invention installs a number of pull-flops, half-lifes, and counters, and emphasizes the horizontal and vertical high-frequency components of the video signal to improve the image quality. The purpose of the present invention will be described in detail below with reference to the accompanying drawings.

제 1 도에 도시한 바와같이 본 고안 장치는 영상신호(1)가 가산기(4)의 일측 입력단에 연결됨과 동시에 플립플롭(2, 3)을 통한 가산기(4)의 타측 입력단에도 연결하고, 플립플롭(2, 3)의 연결점이 입력(+)에 연결된 감산기(6)의 입력(-)에는 반감기(5)를 통한 가산기(4)의 출력을 인가하되 감산기(6)의 출력단은 계수기(9)를 통하여 가산기(8)의 일측 입력단에 연결하며, 플립플롭(2)의 출력이 타측 입력단과 연결된 가산기(8)이 출력단은 라인메모리(9, 10)및 반감기(14)를 통해 감산기(13)의 입력단(-)에 연결됨과 동시에 반감기(11)를 통해 감산기(12)의 입력단(-)에도 연결하고, 라인메모리(9)의 출력단은 감산기(12, 13)의 입력단(+)에 연결함과 동시에 반감기(16)를 통하여 감산기(17)의 입력단(-)에도 연결하며, 감산기(12, 13)의 출력단은 가산기(15)를 통하여 감산기(17)의 입력단(+)에 연결하고 클럭주파수(fcL)를 플립플롭(2, 3)의 클록단자(CK)및 라인메모리(9, 10)에 연결하여서 구성된 것이다.As shown in FIG. 1, the device of the present invention is connected to the input terminal of the adder 4 while the video signal 1 is connected to the other input terminal of the adder 4 through the flip-flops 2 and 3, and flipped. The output of the adder 4 through the half-life 5 is applied to the input (-) of the subtractor 6 with the connection point of the flops 2 and 3 connected to the input (+), but the output of the subtractor 6 is the counter 9 Is connected to one input terminal of the adder 8, and the adder 8 having the output of the flip-flop 2 is connected to the other input terminal, and the output terminal is a subtractor 13 through the line memories 9 and 10 and the half-life 14. Is connected to the input terminal of the subtractor 12 through the half-life 11, and the output terminal of the line memory 9 is connected to the input terminal of the subtractor 12 and 13). At the same time, it is connected to the input terminal (-) of the subtractor 17 through the half-life 16, and the output terminals of the subtractors 12 and 13 are input to the subtractor 17 through the adder 15. Is configured hayeoseo connected to the (+) and connecting the clock frequency (fcL) to the clock terminal (CK) and a line memory (9, 10) of the flip-flop (2, 3).

이와같이 구성된 본 고안 장치의 작용효과를 제 1 도 및 제 2 도의 (a)-(p)를 참조하여 설명하면 먼저 수평축을 강조하기 위한 제 2 도의 (a)와 같은 영상신호가 영상신호 입력단자(1)에 입력되면 가산기(4)에 입력됨과 동시에 플립플롭(2)에도 인가된다.Referring to (a)-(p) of FIGS. 1 and 2, the effects of the device of the present invention configured as described above will be described first with the video signal input terminal (a) of FIG. When inputted to 1), it is inputted to the adder 4 and applied to the flip-flop 2 at the same time.

이에따라 플립플롭(2)에서는 인가되는 클록주파수(FCL)에 의해 제 2 도의 (b)와 같이 약간 지연된 파형을 출력하여 감산기(6)의 입력(+) 및 가산기(8)의 일측 입력에 인가됨과 동시에 플립플롭(3)에도 인가된다. 이때 플립플롭(3)은 클록주파수(fcL)에 따라 입력된 영상신호를 제 2 도의 (c)와 같은 파형으로 지연시킨 다음 이를 다시 가산기(4)에 입력시키면 가산기(4)에서는 제 2 도의 (a)와 제 2 도의 (c)와 같은 영상신호를 가산함에 따라 제 2 도의 (d)와 같은 파형이 반감기(5)에 입력된다.Accordingly, the flip-flop 2 outputs a waveform which is slightly delayed by the clock frequency FCL applied as shown in FIG. 2B and is applied to the input of the subtracter 6 and the input of the adder 8. At the same time, the flip-flop 3 is also applied. At this time, the flip-flop 3 delays the input image signal according to the clock frequency fcL to the waveform as shown in FIG. 2C, and inputs it to the adder 4 again. As a) and the video signal as shown in FIG. 2C are added, the waveform as shown in FIG. 2D is input to the half-life 5.

이에따라 반감기(5)에서는 입력된 그 신호를 제 2 도의 (e)와 같이 반감시켜 감산기(6)의 입력단(-)에 입력시키면 감산기(6)에서는 제 2 도의 (b)와 같은 영상 신호에서 반감된 입력신호를 감산하여 제 2 도의 (f)와 같은 신호를 출력하고 이 신호는 다시 계수기(7)를 통해 카운트됨과 동시에 가산기(8)에 입력되면 가산기(8)에서는 다시 제 2 도의 (b)와 같은 영상신호를 가산하여 제 2 도의 (g)와 같이 수평측의 고역주파수 성분을 강조하게 된다.Accordingly, in the half-life 5, the input signal is halved as shown in (e) of FIG. 2 and input to the input terminal (-) of the subtractor 6. In the subtractor 6, it is halved in the video signal as shown in (b) of FIG. The subtracted input signal is subtracted to output a signal as shown in FIG. 2 (f). The signal is counted again through the counter 7 and input to the adder 8, and the adder 8 returns to FIG. By adding an image signal as shown in FIG. 2 (g), the high frequency component on the horizontal side is emphasized.

또한 가산기(8)의 출력이 라인메모리(9)및 반감기(11)에 입력되면 수직방향의 윤곽을 보정하기 위한 라인메모리(9)에서는 제 2 도의 (h)와 같은 파형과 클록주파수(fcL)를 받아 제 2 도의 (i)와 같은 파형으로 출력하여 라인메모리(10)에 입력시키게 되고 라인 메모리(10)는 다시 클록주파수(fcL)를 받아 제 2 도의 (j)와 같은 출력파형을 반감기(14)에 입력시키게 된다.In addition, when the output of the adder 8 is input to the line memory 9 and the half-life 11, in the line memory 9 for correcting the vertical contour, the waveform and clock frequency fcL as shown in FIG. Receives the output as a waveform as shown in (i) of FIG. 2 and inputs it to the line memory 10, and the line memory 10 receives the clock frequency fcL again and half-lives the output waveform as shown in (j) of FIG. 14).

한편, 제 2 도의 (h)와 같은 파형이 반감기(11)에 입력되면 반감기(11)는 제 2 도는 (k)와 같은 파형으로 반감시켜 감산기(12)의 입력단(-)에 입력시키게 되며, 상기 반감기(14)을 통해 반감된 제 2 도의 (l)와 같은 파형이 감산된(13)의 입력단(-)에 입력된다.On the other hand, when the waveform as shown in (h) of FIG. 2 is input to the half-life 11, the half-life 11 is input into the input terminal (-) of the subtractor 12 by half-halving the waveform to the waveform shown in (k). A waveform such as (l) of FIG. 2 half-halved through the half-life 14 is input to the input terminal (-) of the subtracted 13.

따라서 감산기(12, 13)는 제 2 도의 (i)와 같은 라인메모리(9)출력과, 반감기(11, 14)의 출력 파형인 제 2 도의 (k)와 (l)와 같은 파형을 각각 감산시켜 제 2 도의 (m) 및 (n)과 같은 출력 파형이 형성되고 이들은 다시 가산기(15)에서 가산되어 제 2 도의 (o)와 같은 출력 파형이 감산기(17)의 입력단(+)에 입력된다.Accordingly, the subtractors 12 and 13 subtract the output of the line memory 9 as shown in FIG. 2 (i) and the waveforms as shown in FIGS. 2k and 1 as the output waveforms of the half-lifes 11 and 14, respectively. Output waveforms such as (m) and (n) of FIG. 2 are formed, and these are added by the adder 15 again, and an output waveform such as (o) of FIG. 2 is input to the input terminal (+) of the subtractor 17. .

이와 동시에 라인메모리(9)의 출력이 반감기(16)에 의해 반감되어 감산기(17)의 입력단(-)에 입력됨에 따라 감산기(17)는 이를 감산하여 제 2 도의 (p)와 같은 신호로 출력함으로서 화면상에서는 수직폭의 윤곽을 충분히 강조하게 되는 것이다.At the same time, as the output of the line memory 9 is halved by the half-life 16 and input to the input terminal (-) of the subtractor 17, the subtractor 17 subtracts it and outputs it as a signal as shown in FIG. By doing so, the contour of the vertical width is sufficiently emphasized on the screen.

이상에서 설명한 바와같이 본 고안에 의하면 수직과 수평의 고역성분을 충분히 강조시켜 윤곽을 보정토록 하므로서 TV의 음극선관을 통해서는 보다 선명한 화면을 재현할수가 있어 사용자에게 양질의 화면을 제공할수가 있다.As described above, according to the present invention, the contour is corrected by sufficiently emphasizing the vertical and horizontal high frequency components, so that a clearer screen can be reproduced through the cathode ray tube of the TV, thereby providing a high quality screen to the user.

Claims

The video signal 1 is connected to one input terminal of the adder 4 and simultaneously connected to the other input terminal of the adder 4 through the flip-flops 2 and 3, and the connection point of the flip-flops 2 and 3 is connected to the input terminal (+). The output terminal of the adder 4 through the half-life 5 is applied to the input terminal (-) of the subtractor 6 connected to the output terminal, but the output terminal of the subtractor 6 is connected to one input terminal of the adder 8 through the counter 9. The output terminal of the adder 8, in which the output terminal of the flip-flop 2 is connected to the other input terminal, is connected to the input terminal (-) of the subtractor 13 through the line memories 9 and 10 and the half-life 14, and The output terminal of (9) is connected to the input terminal (+) of the subtractor (12, 13), and is also connected to the input terminal (-) of the subtractor (17) through the half-life (16), and the output terminal of the subtractor (12, 13) The adder 15 is connected to the input terminal (+) of the subtractor 17, and the clock frequency fcL is connected to the clock terminal CK of the flip-flops 2 and 3 and the line memories 9 and 10. Image quality correcting device consisting of the TV set.