KR930008010B1 - Al-Si-Cu 합금배선 패턴형성시 잔여물 제거방법 - Google Patents
Al-Si-Cu 합금배선 패턴형성시 잔여물 제거방법 Download PDFInfo
- Publication number
- KR930008010B1 KR930008010B1 KR1019910009150A KR910009150A KR930008010B1 KR 930008010 B1 KR930008010 B1 KR 930008010B1 KR 1019910009150 A KR1019910009150 A KR 1019910009150A KR 910009150 A KR910009150 A KR 910009150A KR 930008010 B1 KR930008010 B1 KR 930008010B1
- Authority
- KR
- South Korea
- Prior art keywords
- alloy
- alloy wiring
- etching
- forming
- sccm
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910000881 Cu alloy Inorganic materials 0.000 title description 2
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 39
- 239000000956 alloy Substances 0.000 claims abstract description 39
- 229910018594 Si-Cu Inorganic materials 0.000 claims abstract description 30
- 229910008465 Si—Cu Inorganic materials 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 230000007261 regionalization Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000007 visual effect Effects 0.000 claims 2
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래 기술에 의해 Al-Si-Cu 합금배선의 패턴을 형성한 상태의 단면도.
제 2 도는 본 발명에 의해 Al-Si-Cu 합금배선의 패턴을 형성한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연막 2 : 합금배선층
2a : 합금배선 3 : 감광물질
4 : 잔여물(Residue)
본 발명은 고집적 반도체 소자의 Al-Si-Cu 합금배선 패턴형성시 잔여물(Residue) 제거방법에 관한 것으로, Al-Si-Cu 합금배선의 패턴형성시 Al 합금배선에 포함되었던 Si 및 Cu 석출물이 하부절연막 상부에 남게 되는 것을 방지하기 위한 Al-Si-Cu 합금배선 패턴형성시 잔여물 제거방법에 관한 것이다.
VLSI 제조공정에서 접합 스파이킹(Junction Spiking)을 방지하기 위하여 금속배선으로 Al에 Si을 첨가하고, 전기적 이동(Electromigration) 특성개선 및 힐록(Hillock)생성을 억제하기 위하여 Cu를 첨가한 Al-Si-Cu 합금배선을 사용하는 추세에 있다. 그러나 Cu 첨가로 인해 Al-Si-Cu 합금배선의 식각과 부식방지가 어렵고, 식각후 금속배선 박막하부의 절연막 상부에 Si 및 Cu를 포함하는 잔여물이 남아 있어 금속배선간에 단락을 유발시키거나 부식의 원인으로 작용하여 제품 수율을 저하시킨다.
종래기술은 제 1 도에 나타낸 바와같이 Si기판(도시안됨) 상부에 절연막(1)을 형성하고 그 상부에 Al-Si-Cu 합금배선층(2)을 증착한다. 그리고 그 상부에 감광물질(3)을 도포한 후, 예정된 패턴으로 감광물질을 형성한 후, 예를 들어 150 : 50 : 10(SCCM)의 비율인 BCl3/Cl2/CHF3의 혼합개스, 챔버진공도 25m torr, 챔버내의 기판 전압 -180V의 조건에서 노출된 Al-Si-Cu 합금배선층(2)을 식각하되 식각정지점(Etch End Poing)즉 절연막(1)이 노출되기까지 식각하여 합금배선(2A)을 형성하고, 절연막(1) 상부에 남아 있는 잔여물(4)을 제거하기 위하여 상기의 식각조건에서 예정된 시간과도 식각(Over Etch)을 실시하였다.
그러나, 상기 Al-Si-Cu 합금배선층의 식각공정에 CHF3또는 CF4개스등의 탄소기를 포함하는 개스를 사용하는 경우 Al-Si-Cu 합금배선층에 포함된 Cu가 폴리머(Polymer)증착을 촉진시켜 이 폴리머가 상기 식각공정에서 마스크 역할을 하여 상기의 과도식각을 장시간 실시하여도 잔여물이 완전히 제거되지 않고, 하부의 절연층만 손상을 입히게 된다.
따라서, 본 발명은 상기의 종래기술의 문제점을 해결하기 위하여 탄소기를 포함하는 개스를 부분적으로 사용하지 않고, 합금배선 패턴을 형성함으로서 잔여물을 완전히 제거할 수 있는 Al-Si-Cu 합금배선층의 패턴형성시 잔여물 제거방법을 제공하는데 그 목적이 있다.
본 발명에 의하면 Al-Si-Cu 합금배선 패턴형성시 절연물이 남는 것을 방지하기 위하여, Al-Si-Cu 합금배선층 두께의 50%를 150 : 40 : 10(SCCM) 비율의 BCl3/Cl2/CHF3의 혼합개스, 챔버진공도 25m Torr, 챔버내의 기판전압 -180V의 식각조건에서 비등방성 식각하는 1단계 식각공정과, Al-Si-Cu 합금배선층의 나머지 50%를 150 : 35(SCCM) 비율의 BCl3/Cl2의 혼합개스, 챔버진공도 20m Torr, 챔버내의 기판전압 -300V의 식각조건에서 비등방성 식각하는 2단계 식각공정으로 Al-Si-Cu 합금배선의 패턴을 형성하는 것을 특징으로 한다.
이하 본 발명을 도면을 참고하여 상세히 설명하기로 한다.
제 2 도는 본 발명에 의해 Al-Si-Cu 합금배선의 패턴을 형성한 상태의 단면도로써, 절연막(1) 상부의 Al-Si-Cu 합금배선층(2)을 증착하고 그 상부에 감광물질(3)을 도포하여 마스크 패턴화 공정에 의해 감광물질(3)의 예정된 부분을 제거하고 노출된 부분을 제거하고 노출된 부분의 Al-Si-Cu 합금배선층(2)의 일정두께 예를들어 합금배선층 두께의 50%를 종래 기술의 식각조건(즉 150 : 40 : 10(SCCM) 비율의 BCl3/Cl2/CHF3의 혼합개스, 챔버진공도 25m Torr, 챔버내의 기판전압 -180V)에서 비등방성 식각한 다음, 합금배선층의 나머지 50% 두께를 본 발명의 식각조건(즉 150 : 35(SCCM) 비율의 BCl3/Cl2의 혼합개스, 챔버진공도 20m Torr, 챔버내의 기판전압 -300V)에서 비등방성 식각하여 합금배선(2A)의 패턴을 형성한 상태의 단면도이다. 여기서 본 발명의 식각조건으로 합금배선 패턴을 형성하면 잔여물이 거의 남지 않게 되는데, 소량의 잔여물이 조금 남게되면 본 발명의 식각조건에서 과도식각(Over Etch)을 합금배선층 두께의 10%만큼 실시하여 잔여물 제거할 수도 있다. 또한 이 과도식각을 종래 기술의 식각조건으로 전환시켜 실시하거나, 본 발명이 혼합개스의 5∼15(SCCM) 비율의 CHF3또는 N2개스를 첨가하여 식각을 실시해도 좋다.
상기한 바와 같이 본 발명에 의하여 Al-Si-Cu 합금배선 패턴형성시 발생하는 잔여물을 완전히 제거할 수 있으며 양호한 수직형태의 합금배선을 얻을 수가 있다.
Claims (4)
- 절연막 상부에 Al-Si-Cu 합금배선층을 증착하고, 마스크용 감광물질을 도포하고 Al-Si-Cu 합금배선 패턴을 형성하는 방법에 있어서, Al-Si-Cu 합금배선 패턴형성시 잔여물이 남는 것을 방지하기 위하여 Al-Si-Cu 합금배선 패턴형성시 잔여물이 남는 것을 방지하기 위하여, Al-Si-Cu 합금배선층 두께의 50%를 150 : 40 : 10(SCCM) 비율의 BCl3/Cl2/CHF3의 혼합개스, 챔버진공도 25m Torr, 챔버내의 기판전압 -180V의 식각조건에서 비등방성 식각하는 1단계 식각공정과, Al-Si-Cu 합금배선층의 나머지 50%를 150 : 35(SCCM) 비율의 BCl3/Cl2의 혼합개스, 챔버진공도 20m Torr, 챔버내의 기판전압 -300V의 식각조건에서 비등방성 식각하는 2단계 식각공정으로 Al-Si-Cu 합금배선의 패턴을 형성하는 것을 특징으로 하는 Al-Si-Cu 합금배선 패턴형성시 잔유물 제거방법.
- 제 1 항에 있어서, 상기 2단계 시각공정후에 2단게 식각공정 조건으로 과도식각하는 것을 특징으로 하는 Al-Si-Cu 합금배선 패턴형성시 잔유물 제거방법.
- 제 2 항에 있어서, 상기 2단계 시각공정조건에 5∼15(SCCM) 비율의 CHF3또는 N2개스를 첨가시켜 식각하는 것을 포함하는 것을 특징으로 하는 Al-Si-Cu 합금배선 패턴형성시 잔유물 제거방법.
- 제 1 항에 있어서, 상기 2단계 식각공정후에 150 : 50 : 10(SCCM)의 비율인 BCl2/Cl2/CHF3의 혼합개스, 챔버진공도 25mtorr, 챔버내의 기판전압 -180V 조건에서 과도식각하는 것을 포함하는 것을 특징으로 하는 Al-Si-Cu 합금배선 패턴형성시 잔유물 제거방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910009150A KR930008010B1 (ko) | 1991-06-03 | 1991-06-03 | Al-Si-Cu 합금배선 패턴형성시 잔여물 제거방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910009150A KR930008010B1 (ko) | 1991-06-03 | 1991-06-03 | Al-Si-Cu 합금배선 패턴형성시 잔여물 제거방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930001400A KR930001400A (ko) | 1993-01-16 |
KR930008010B1 true KR930008010B1 (ko) | 1993-08-25 |
Family
ID=19315366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910009150A KR930008010B1 (ko) | 1991-06-03 | 1991-06-03 | Al-Si-Cu 합금배선 패턴형성시 잔여물 제거방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930008010B1 (ko) |
-
1991
- 1991-06-03 KR KR1019910009150A patent/KR930008010B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930001400A (ko) | 1993-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
JP3625121B2 (ja) | マルチレベルフォトレジストパターンを転写するための方法 | |
US5776832A (en) | Anti-corrosion etch process for etching metal interconnections extending over and within contact openings | |
US4915779A (en) | Residue-free plasma etch of high temperature AlCu | |
KR100287173B1 (ko) | 포토레지스트제거방법및이들을이용한반도체장치의제조방법 | |
KR930008010B1 (ko) | Al-Si-Cu 합금배선 패턴형성시 잔여물 제거방법 | |
US6248252B1 (en) | Method of fabricating sub-micron metal lines | |
KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
KR100208429B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR970006937B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100253315B1 (ko) | 반도체소자의 배선형성을 위한 식각방법 | |
KR950006972B1 (ko) | Al합금배선 형성방법 | |
KR100197531B1 (ko) | 금속 배선막 형성을 위한 감광막 제거방법 | |
KR100231846B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
KR920008034B1 (ko) | Al-Si 합금배선 패턴형성시 Si 노듈 식각방법 | |
KR0147675B1 (ko) | 반도체장치 제조시의 알루미늄합금막 식각방법 | |
KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR0147277B1 (ko) | 텅스텐 콘택 플러그 형성방법 | |
KR100223265B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR0144140B1 (ko) | 금속배선방법 | |
KR100457408B1 (ko) | 반도체소자의텅스텐플러그형성방법 | |
KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |