KR930007963Y1

KR930007963Y1 - Short/open testing circuit

Info

Publication number: KR930007963Y1
Application number: KR2019900020386U
Authority: KR
Inventors: 이재철
Original assignee: 금성산전 주식회사; 이희종
Priority date: 1990-12-20
Filing date: 1990-12-20
Publication date: 1993-11-27
Also published as: KR920012958U

Abstract

내용 없음.No content.

Description

Short / Open Test Circuit

제 1 도는 종래의 쇼트/오픈테스트회로도.1 is a conventional short / open test circuit diagram.

제 2 도는 본 고안의 쇼트/오픈테스트회로도.2 is a short / open test circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 제어기 2 : 비교기1 controller 2 comparator

3 : 디코더 4 : 래치3: decoder 4: latch

5 : D/A 변환기 6 : 트랜지스터회로5: D / A converter 6: transistor circuit

7 : 피측정체 8, OP20 : 연산증폭기7: EUT 8, OP20: Operational Amplifier

9 : 샘플앤드홀드회로 10 : 멀티바이브레이터9: Sample and hold circuit 10: Multivibrator

11 : A/D변환기 U1-U4, U20 : 버퍼11: A / D converter U1-U4, U20: buffer

Q10 : 트랜지스터 S1, S2 : 스위치Q10: transistor S1, S2: switch

본 고안은 회로의 개방/단락을 테스트하는 회로에 관한 것으로, 특히 적은 수의 회로소자를 사용하여 빠른속도로 테스트가 수행되도록 한 쇼트(short)/오픈(open)테스트회로에 관한 것이다.The present invention relates to a circuit for testing open / short circuits, and more particularly to a short / open test circuit in which a test is performed at high speed using a small number of circuit elements.

일반적으로 사용되고 있는 종래의 쇼트/오픈 테스트회로는 제 1 도에 도시된 바와같이 제어기(1)의 어드레스(A0-A7), (A8-A11)를 버퍼(U1), (U2)를 통해 비교기(2)에 각기 입력함과 아울러 그 하위 4비트(A0-A3)를 상기 비교기(2)의 출력과 함께 디코더(3)에 인가하며, 양방향버퍼(U4)를 통해 상기 제어기(1)의 데이타를 인가받는 래치(4)는 디코더(3)의 출력에 따라 D/A 변환기(5)를 통해 상기 데이타를 연산증폭기(OP1)의 반전단자(-)에 인가한다.Conventional short / open test circuits generally used include the addresses A0-A7 and A8-A11 of the controller 1 through the buffers U1 and U2, as shown in FIG. 2) input the lower 4 bits (A0-A3) to the decoder (3) together with the output of the comparator (2), and the data of the controller (1) through the bidirectional buffer (U4) The applied latch 4 applies the data to the inverting terminal (−) of the operational amplifier OP1 through the D / A converter 5 according to the output of the decoder 3.

한편, 저항(R1)을 그 입. 출력단자에 접속한 상기 연산 증폭기(OP1)의 출력을 인가받는 트랜지스터회로(6)는 스위치(S1, S2)를 지난후 연산증폭기(OP2)의 반전단자(-) 및 저항(R2)를 지난 후 연산증폭기(OP2)의 반전단자(-) 및 저항(R2)을 통해 상기 연산증폭기(OP2)의 출력과 함께 또 다른 연산증폭기(8)에 그 출력을 인가하며 샘플앤드홀드회로(9)에 의해 상기 연산증폭기(9) 및 멀티바이브레이터(10)의 출력을 인가받는 A/D변환기(11)는 그 출력을 버퍼(U3) 및 양방향성 버퍼(U4)에 의해 상기 제어기(1)에 입력한다.On the other hand, the resistance R1 is the mouth. The transistor circuit 6 receiving the output of the operational amplifier OP1 connected to the output terminal passes through the switches S1 and S2 and then passes the inverting terminal (-) and the resistor R2 of the operational amplifier OP2. The output is applied to another operational amplifier 8 together with the output of the operational amplifier OP2 through the inverting terminal (−) and the resistor R2 of the operational amplifier OP2 and is applied by the sample and hold circuit 9. The A / D converter 11, which receives the outputs of the operational amplifier 9 and the multivibrator 10, inputs the outputs to the controller 1 through the buffer U3 and the bidirectional buffer U4.

상기와 같은 종래 회로의 구성에 대하여 그 동작을 설명하면 다음과 같다.The operation of the configuration of the conventional circuit as described above is as follows.

제어기(1)에서 쇼트/오픈테스트를 위해 지정된 어드레스 및 데이타를 보내면 비교기(2)는 버퍼(U1), (U2)를 통해 입력되는 어드레스(A8-A11), (A4-A7)를 특정어드레스와 비교하여 같으면 이를 디코더(3)로 보내는데 상기 디코더(3)는 상기 어드레스의 로우비트(A0-A3)를 해독하여 래치(4)에 제어신호를 보내며 이때에는 상기 래치(4)를 통해 제어기(1)로부터의 데이타가 D/A변환기(5)에 의해 아날로그신호로 변환이 되고 연산증폭기(OP1)에서 대응하는 전류로 변환되어 트랜지스터회로(6)에 인가된다.When the controller 1 sends the address and data designated for the short / open test, the comparator 2 assigns the addresses A8-A11 and A4-A7 inputted through the buffers U1 and U2 to the specific addresses. In comparison, the same is sent to the decoder 3, which decodes the low bits A0-A3 of the address and sends a control signal to the latch 4, in which case the controller 1 Is converted into an analog signal by the D / A converter 5, converted into a corresponding current by the operational amplifier OP1, and applied to the transistor circuit 6.

그런데, 만일 단자(A, A')에 접속된 피측정체(7)가 쇼트이면 상기 트랜지스터회로(6)의 출력은 스위치(S1), (S2)를 통해 연산증폭기(OP2)에 가해져서 일정한 전압을 연산증폭기(8)에 출력하며 이때 A/D변환기(11)는 멀티바이브레이터(10)로 부터 제어펄스가 인가될 때마다 상기 연산증폭기(8)의 출력 전위를 보존하는 샘플앤드홀드(9)회로의 전압을 인가받아서 이를 디지탈신호로 변환을 하여 버퍼(U3, U4)를 통해 제어기(1)에 입력시킨다.By the way, if the measuring object 7 connected to the terminals A and A 'is shorted, the output of the transistor circuit 6 is applied to the operational amplifier OP2 through the switches S1 and S2 and is constant. A voltage is output to the operational amplifier 8, where the A / D converter 11 stores a sample and hold 9 that preserves the output potential of the operational amplifier 8 whenever a control pulse is applied from the multivibrator 10. After receiving the voltage of the circuit, it is converted into a digital signal and input to the controller 1 through the buffers U3 and U4.

한편 상기 제어기(1)는 이 데이타를 해석하는데 피측정체(7)가 쇼트일 경우에는 트랜지스터회로(6)로부터의 출력 전류가 저항(R2)을 통해 흐르므로 연산증폭기(OP2)는 상기 전류에 따른 특정전압을 출력하고 피측정체(7)가 오픈되었을때에는 저항(R2)으로 전류가 흐르지 않기 때문에 상기 연산증폭기(OP2)가 접지전위를 출력하여 A/D변환기(11)에서 디지탈 데이타로 변환한 후 제어기(1)에 의해 해석되므로 상기 제어기(1)는 서로다른 상기 데이타로부터 피측정체(7)의 쇼트/오픈을 판정하게 된다.On the other hand, the controller 1 interprets this data. When the measured object 7 is short, the output current from the transistor circuit 6 flows through the resistor R2. Therefore, the operational amplifier OP2 is connected to the current. When a specific voltage is outputted and no current flows to the resistor R2 when the target object 7 is opened, the operational amplifier OP2 outputs a ground potential and is converted into digital data by the A / D converter 11. Since it is then interpreted by the controller 1, the controller 1 determines the short / open of the subject 7 from the different data.

그러나 상기와 같은 방식으로 피측정체(7)의 쇼트/오픈 테스트를 행할 경우에는 소자의 수가 많기 때문에 각 소자에 따른 전달지연과 연산증폭기(OP1, OP2)의 슬루레이트(slew rate) 그리고 A/D변환기(11)의 데이타변환시간등에 의해 측정속도가 지연되는 결함이 있다.However, when the short / open test of the measuring object 7 is performed in the above manner, the number of elements is large, so the delay of transmission and the slew rate of the operational amplifiers OP1 and OP2 and A / There is a defect that the measurement speed is delayed due to the data conversion time of the D converter 11 or the like.

따라서 본 고안은 상기와 같은 종래회로의 결함을 감안하여 소수의 회로소자에 의해 쇼트/오픈테스트가 수행되도록 안출한 것으로 이를 상세히 설명하면 다음과 같다.Therefore, the present invention is designed to perform a short / open test by a few circuit elements in consideration of the defects of the conventional circuit as described above in detail as follows.

제 2 도는 본 고안의 회로도로서 이에 도시한 바와같이 제어기(1)의 어드레스(A8-A11), (A0-A7)를 버퍼(U1), (U2)를 통해 비교기(2)에 각기 입력함과 아울러 상기 버퍼(U2)를 통해 출력되는 어드레스의 하위 4비트(A0-A3)를 상기 비교기(2)의 출력과 함께 디코더(3)에 인가하는 한편, 비반전단자(+)에 직류전압(v₁)을 인가한 연산증폭기(op20)는 그 반전단자(-)를 전원(V2)에 접속한 저항(R20)과 함께 트랜지스터(Q10)의 에미터에 연결하고 베이스에서 상기 연산증폭기(OP20)의 출력을 인가받는 트랜지스터(Q10)의 콜렉터는 스위치(S1, S2)를 통해 피측정체(7)와 연결하여 정전류원(20)을 구성하고, 상기 정전류원(20)의 출력을 비반전단자(+)에서 인가받는 비교기(OP21)는 그 반전단자(-)를 저항(R21)에 의해 접지와, 전류분산 저항(R22, R23)에 의해 기준전압을 만들어 레벨변환기(21)를 구성한다.2 is a circuit diagram of the present invention, and as shown therein, the addresses A8-A11 and A0-A7 of the controller 1 are input to the comparator 2 through the buffers U1 and U2, respectively. In addition, the lower 4 bits A0-A3 of the address output through the buffer U2 are applied to the decoder 3 together with the output of the comparator 2, while the DC voltage v is applied to the non-inverting terminal +. ₁ ) The operational amplifier op20 to which the inverting terminal (-) is connected to the emitter of the transistor Q10 with the resistor R20 connected to the power supply V2, and at the base of the operational amplifier OP20 The collector of the transistor Q10 receiving the output is connected to the object under test 7 through switches S1 and S2 to form a constant current source 20, and the output of the constant current source 20 is converted into a non-inverting terminal ( The comparator OP21 applied from +) forms the level converter 21 by grounding its inverting terminal (-) with a resistor R21 and a reference voltage with the current spreading resistors R22 and R23. The.

상기 레벨변환기(21)의 출력측은 버퍼(U20)를 지나 상기 디코더(3)의 출력측과 함께 양방향버퍼(U4)의 입력단에 접속하며 상기 양방향버퍼(U4)의 출력단자는 제어기(1)의 입력단에 접속한다.The output side of the level converter 21 is connected to the input terminal of the bidirectional buffer U4 together with the output side of the decoder 3 via the buffer U20, and the output terminal of the bidirectional buffer U4 is connected to the input terminal of the controller 1. Connect.

상기와 같이 구성한 본 고안의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the circuit of the present invention configured as described above in detail as follows.

제어기(1)에서 버퍼(U1, U2)를 통해 특정어드레스(A0-A11)를 보내면 비교기(2)에서 상기 어드레스(A4-A11)를 특정어드레스와 비교를 하여 같을 경우 상기 버퍼(U2)를 통해 입력되는 어드레스의 하위 4비트(A0-A3)를 해독하여 양방향버퍼(U4)로 제어신호를 보낸다.When the controller 1 sends the specific addresses A0-A11 through the buffers U1 and U2, the comparator 2 compares the addresses A4-A11 with the specific addresses and, if the same is the same, through the buffer U2. The lower 4 bits (A0-A3) of the input address are read and the control signal is sent to the bidirectional buffer U4.

한편, 연산증폭기(R20)는 그 입력단자(+, -)간에 전위차가 거의 없으므로 저항(R20)에는 상기 연산증폭기(OP20)의 비반전단자(+)전압 (V1)에 의해 일정한 전류 I=(V2-V1)/R가 흐르는데, 이 전류(I)는 트랜지스터(Q10)의 콜렉터를 통해 흐르게 된다.On the other hand, since the operational amplifier R20 has almost no potential difference between its input terminals (+,-), the resistor R20 has a constant current I = () due to the non-inverting terminal (+) voltage V1 of the operational amplifier OP20. V2-V1) / R flows, and this current I flows through the collector of transistor Q10.

이때 만일 피측정체(7)가 쇼트되어 있으면 상기 트랜지스터(Q10)의 콜렉터에 접속된 비교기(OP21)의 비반전단자(+)전압은 그라운드전위가 되고 따라서 비교기(OP21)의 출력은 로우레벨이 된다.At this time, if the measuring object 7 is shorted, the non-inverting terminal (+) voltage of the comparator OP21 connected to the collector of the transistor Q10 becomes the ground potential, so that the output of the comparator OP21 is at a low level. do.

그러나 피측정체(7)가 오픈되어 있을 경우에는 상기 연산증폭기 (OP21)의 비반전단자(+)전압이 V1-Vce로 상승하게 되고 이 전압은 반전단자(-)의 전압보다 높기 때문에 상기 연산증폭기(OP21)의 출력은 하이레벨이 되는데 이때 저항(R23)은 풀업(pull up)용으로 출력전압의 레벨을 조정하는데 사용된다.However, when the measuring object 7 is open, the non-inverting terminal (+) voltage of the operational amplifier OP21 rises to V1-Vce, and the voltage is higher than that of the inverting terminal (-). The output of the amplifier OP21 goes to a high level at which the resistor R23 is used to adjust the level of the output voltage for pull up.

이와같이 하여 피측정체(7)의 쇼트/오픈에 따른 상기 연산증폭기(OP21)의 출력은 버퍼(U20)를 통해 상기 디코더(3)의 제어신호가 인가될때 양방향버퍼(U4)를 지나 제어기(1)에 입력되며, 이때 제어기(1)는 피측정체(7)의 쇼트/오픈에 따른 2진 데이타를 판별하여 로우레벨이며 쇼트로, 하이레벨이면 오픈으로 판정하게 된다.In this way, the output of the operational amplifier OP21 according to the short / open of the target object 7 passes through the bidirectional buffer U4 when the control signal of the decoder 3 is applied through the buffer U20 and the controller 1 In this case, the controller 1 determines the binary data according to the short / open of the target object 7 and determines that the data is low level, short, and open when the high level is high.

이상에서와 같이 본 고안은 적은수의 회로소자로 피측정체의 쇼트/오픈에 따른 전압변화를 2진수화하고 이를 기준으로 피측정체의 상태를 파악함으로써 회로소자의 전달지연에 의해 발생하는 응답의 지연을 제거하여 신속한 쇼트/오픈판정이 이루어지도록 하는 효과가 있다.As described above, the present invention uses a small number of circuit elements to binarize the voltage change according to the short / open of the object under test and detects the state of the object under test based on the response. By eliminating the delay, there is an effect that a quick short / open decision is made.

Claims

A comparator 2 for receiving an address from the controller 1 through the buffers U1 and U2 and comparing it with a specific address, a decoder 3 for controlling the bidirectional buffer U4 according to the comparison, and a constant DC voltage Is applied to a constant current source 20 for converting the current into a current, and an input voltage whose level changes in accordance with the short / open state of the measuring object 7 connected to the output side of the constant current source 20. The control signal of the decoder 3 applies the binary output of the level converter 21 for converting the level of the appropriate digital data into the appropriate level and the output of the level converter 21 according to the short / open of the target object 7. And a buffer (U20) for inputting the controller (1) through the bidirectional buffer (U4) to determine the short / open of the object under test (7).

The resistor R20 of claim 1, wherein the constant current source 20 has a reference signal V1 applied to an inverting terminal (+) of the operational amplifier OP20 and a non-inverting terminal (-) connected to a power supply V2. Is connected to the emitter at the other side of the transistor and transistor Q10, and the collector of the transistor Q10 is connected to the non-inverting of the measuring object 7 and the operational amplifier OP21 for the short / open test through the switch S1. A short / open test circuit connected to a terminal (+), the inverting terminal of the operational amplifier (OP21) is connected to the ground by a resistor (R21) and the output terminal by the resistor (R22, R23).