KR930006784Y1 - Noise bar control circuit of vtr - Google Patents
Noise bar control circuit of vtr Download PDFInfo
- Publication number
- KR930006784Y1 KR930006784Y1 KR2019880009631U KR880009631U KR930006784Y1 KR 930006784 Y1 KR930006784 Y1 KR 930006784Y1 KR 2019880009631 U KR2019880009631 U KR 2019880009631U KR 880009631 U KR880009631 U KR 880009631U KR 930006784 Y1 KR930006784 Y1 KR 930006784Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- tracking
- input terminal
- output
- frequency modulation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/44—Speed-changing arrangements; Reversing arrangements; Drive transfer means therefor
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 재생 블럭도.1 is a conventional reproduction block diagram.
제2도는 본 고안의 노이즈바 조정회로가 구성된 재생 블럭도.2 is a reproduction block diagram in which the noise bar adjustment circuit of the present invention is constructed.
제3도 및 제4a도-h도는 제2도 각부의 파형도.3 and 4a-h is a waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 스위칭회로 11 : 포락선검파 및 반파정류기10: switching circuit 11: envelope detection and half-wave rectifier
12 : 증폭부 13 : 레벨검파부12: amplifying unit 13: level detector
14 : 트래킹 가변부14: tracking variable part
본 고안은 비디오 테이프에 영상신호를 기록 및 재생하는 비디오 테이프의 레코더에 있어서, 기록된 영상신호를 변속재생할 경우에 화면에 나타나는 노이즈 바(Noise bar)를 줄일수 있게 한 비디오 테이프 레코더의 변속 재생시 노이즈 바 조정회로에 관한 것이다.The present invention provides a videotape recorder for recording and playing back video signals on a videotape. In case of shifting playback of a videotape recorder, it is possible to reduce noise bars that appear on the screen when the recorded video signal is shifted. It relates to a noise bar adjustment circuit.
종래의 일반적인 비디오 테이프 레코더의 재생블록도는 제1도에 도시한 바와같이 구성된 것으로, 헤드(CH1)로 부터 재생된 신호는 재생프리증폭기(1)를 통해 일정레벨로 증폭된 후 주파수변조 자동이득제어부(2)를 통해 채널간의 레벨간의 레벨차를 감소시키기 위한 입력신호에 관계없이 일정레벨로 이득이 조절되고, 그 조절된 신호는 주파수 변조 자동이득제어검파부(3)를 통해 검파된 후 주파수변조 자동이득제어부(3)의 이득을 제어함과 아울러 휘도신호 처리부(4)를 통해서는 휘도 신호가 처리된 후 영상신호 혼합부(5)에서 칼라신호(CS)와 혼합되어 영상신호로 출력되는 한편 이때 트랙킹모노멀티(6)에서는 트래킹용 가변저항(VR1) 및 콘덴서(C1)의 시정수에 따른 파형신호가 출력되게 구성되었으나, 이는 변속모드(전진 및 후진고속재생)시 헤드(CH1)가 비디오 테이프의 트랙을 가로 지르면서 트래킹하게 되므로 트래킹위치가 맞지 않아 화면에 노이즈 바(Noise bar)가 많이 생기는 결함이 있었다.The playback block diagram of a conventional video tape recorder is constructed as shown in FIG. 1 , and the signal reproduced from the head CH 1 is amplified to a certain level through the reproduction preamplifier 1, and then frequency modulation is automatically performed. The gain is adjusted to a constant level regardless of an input signal for reducing the level difference between levels between channels through the gain control unit 2, and the adjusted signal is detected through the frequency modulation automatic gain control detector 3 In addition to controlling the gain of the frequency modulation automatic gain control unit 3, the luminance signal processing unit 4 processes the luminance signal and then mixes the color signal CS with the image signal mixing unit 5 to output the image signal. At this time, the tracking monomulti 6 is configured to output the waveform signal according to the time constant of the tracking variable resistor VR 1 and the condenser C 1 , but this is performed in the shift mode (forward and reverse fast regeneration). CH 1 ) Tracks across the tracks of the videotape, so the tracking position is incorrect and there are many noise bars on the screen.
본 고안은 이와같은 종래의 결함을 감안하여 변속모드 즉, 전진 및 후진 고속재생시 화면에 나타나는 노이즈바를 최소로 줄일수 있게 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.The present invention is conceived to reduce the noise bar appearing on the screen at the time of the shift mode, that is, forward and reverse high-speed reproduction in consideration of such a conventional defect, as described in detail with reference to the accompanying drawings.
제2도에 도시한 바와같이 헤드(CH1) 및 재생프리증폭기(1), 주파수변조 자동이득제어부(2), 주파수변조 자동이득제어검파부(3), 휘도신호처리부(4), 영상신호혼합부(5) 트래킹모노멀티(6)로 된 비디오 테이프 레코더의 재생블럭도에 있어서, 변속모드신호입력단자(VMS)를 저항(R1) 및 콜렉터에 상기 주파수변조 자동이득제어부(2)의 출력측이 접속된 트랜지스터(TR10)의 베이스에 접속하여 스위칭회로(10)를 구성하고, 그 스위칭회로(10)의 트랜지스터(TR10)의 에미터는 반전 입력단자(-)에 저항(R11) 및 콘덴서(C10)가 접속된 연산 증폭기(OP10)의 비반전입력단자(+)에 접속하여 그의 출력단자를 다이오드(D10)의 애노드에 접속함과 아울러 다이오드(D11A)를 통해 그의 반전입력단자(-)에 궤환접속하여 포락된 검파 및 반파정류기(11)를 구성하며, 그 포락선 검파 및 반파정류기(11)의 출력은 저항(R12)을 통해 연산증폭기(OP2)의 비반전입력단자(+)에 접속하고, 연산 증폭기(OP11)의 출력단자는 저항(R23)을 통해 그의 비반전입력단자(+)에 궤환접속하여 증폭부(12)를 구성하고 그 증폭부(12)의 출력단자는 클럭단자(CK1)에 헤드스위칭신호 입력단자(HS1)가 접속된 플랩플롭(FF1)의 입력단자(J1)(K1)에 접속함과 아울러 플립플롭(FF2)의 입력단자(K2)에 헤드스위칭신호 입력단자(HS2)가 접속된 플립플롭(FF2)의 입력단자(J2)에 접속하여 레벨검파부(13)를 구성하며, 그 레벨검파부(13)의 플립플롭(FF2)의 출력단자(Q2)는 에미터에 저항(R14)이 접속된 트랜지스터(TR11)의 베이스에 접속하여 트래킹 가변부(14)를 구성하고 그 트래킹가변부(14)의 트랜지스터(TR11)의 콜렉터는 상기 트래킹모노멀티(6) 및 트래킹용 가변저항(VR1)의 접속점에 접속하여 구성한 것으로 상기 변속모드신호 입력단자(VMS)에는 변속모드(cue, Rev)시 고전위신호가 입력되게 하며 미설명부 Vcc는 전원단자이다.As shown in FIG. 2, the head CH 1 and the reproduction preamplifier 1, the frequency modulation automatic gain control unit 2, the frequency modulation automatic gain control detector 3, the luminance signal processing unit 4, the video signal In the reproduction block diagram of the video tape recorder comprising the mixing unit 5 and the tracking monomulti 6, the shift mode signal input terminal VMS is connected to the resistor R 1 and the collector of the frequency modulation automatic gain control unit 2. The output side is connected to the base of the transistor TR 10 connected to form a switching circuit 10, and the emitter of the transistor TR 10 of the switching circuit 10 has a resistance R 11 at the inverting input terminal (-). And a non-inverting input terminal (+) of the operational amplifier OP 10 to which the capacitor C 10 is connected, to connect its output terminal to the anode of the diode D 10 , and through the diode D 11A . The feedback detection and half-wave rectifier 11 are constructed by feedback connection to the inverting input terminal (-), and the envelope detection is performed. And the output of the half-wave rectifier 11 is connected to the non-inverting input terminal (+) of the operational amplifier OP 2 through the resistor R 12 , and the output terminal of the operational amplifier OP 11 is connected through the resistor R 23 . The amplifying section 12 is configured by feedback connection to its non-inverting input terminal (+), and the output terminal of the amplifying section 12 is a flap flop with a head switching signal input terminal HS 1 connected to a clock terminal CK 1 . (FF 1) an input terminal (J 1) (K 1) connected to hereinafter as well as a flip-flop (FF 2) flip-flops (FF input terminal (K 2) is the head switching signal input terminal (HS 2) connected to the in 2 ) is connected to the input terminal J 2 of the level detector 13, and the output terminal Q 2 of the flip-flop FF 2 of the level detector 13 is a resistor (R) 14 is connected to the base of the connected transistor TR 11 to form the tracking variable portion 14, and the collector of the transistor TR 11 of the tracking variable portion 14 is used for the tracking monomulti 6 and tracking. Variable That is configured to connect to the connection point of the (VR 1) the change-speed mode signal input terminal (VMS), the shift mode (cue, Rev) is a high potential signal to be input and when miseol list Vcc is a power supply terminal.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured in this way in detail as follows.
전원단자(Vcc)에 전원이 인가되고, 변속모드 즉 전진 고속재생시(cue) 변속모드신호입력단자(VMS)에 고전위신호가 입력되면 그 입력된 고전위신호는 스위칭회로(10)의 트랜지스터(TR10) 베이스에 인가되어 그가 온되므로 제1도에서 설명한 바와같이 주파수변조 자동이득제어부(2)에서 출력되는 제3a도에 도시한 바와같이 이득이 조절된 신호가 그 트랜지스터(TR10)를 통한 후 포락선검파 및 반파정류기(11)를 통해 제3b도에 도시한 바와같이 이득이 조절된 신호가 그 트랜지스터(TR10)를 통한 후 포락선검파 및 검파정류기(11)를 통해 제13b도에 도시한 바와같이 포락선검파 및 반파 정류된 후 증폭부(12)를 통해 제3c도에 도시한 바와같이 일정레벨로 증폭되어 레벨검파붐(13)의 플립플롭(FF1)의 입력단자(J1), (K1)에 입력됨과 아울러 플립플롭(FF2)의 입력단자(K2)에 입력된다.When power is supplied to the power supply terminal Vcc and a high potential signal is input to the shift mode signal input terminal VMS during the shift mode, that is, the forward high speed reproduction, the input high potential signal is a transistor of the switching circuit 10. (TR 10) is applied to the base he came, because the frequency modulated automatic gain control unit (2) the 3a diagram the gain control signal that transistor, as (TR 10) shown in the output from, as described in the first Fig. As shown in FIG. 3b through the envelope detection and half-wave rectifier 11, the gain-adjusted signal is shown in FIG. 13b through the envelope detection and detection rectifier 11 after the transistor TR 10 . As shown in FIG. 3C, after the envelope detection and the half wave rectification, the input terminal J 1 of the flip-flop FF 1 of the level detection boom 13 is amplified to a predetermined level as shown in FIG. 3C. , (K 1 ) as well as the input terminal of the flip-flop (FF 2 ) (K 2 ).
한편, 헤드스위칭 신호입력단자(HS1)(HS2)로 제3d도,e도에 도시한 바와같이 15Hz 및 30Hz헤드스위칭 신호가 각각 입력되면, 상기 헤드스위칭신호 입력단자(HS1)는 입력된 15Hz헤드 스위칭신호는 레벨검파부(13)의 플립플롭(FF1)의 클럭단자(CK1)에 인가되므로 그 상승지점에 입력단자(J1)(K1)에 입력된 신호에 의해 그의 출력단자(Q1)에 고전위 신호가 출력되고, 그 출력된 고전위 신호는 플립플롭(FF2)의 입력단자(J2)에 입력되어 그의 클럭단자(CK2)에 인가되는 30Hz헤드 스위칭신호의 상승지점에서 그의 출력단자(Q2)에는 고전위신호가 출력되므로 트래킹가변부(14)의 트랜지스터(TR11)를 온시키게 되고, 이에 따라 전원단자(Vcc)의 전원이 트래킹용 가변저항(VR1) 및 트랜지스터(TR11) 저항(R14)을 통해 접지되므로 그에 따른 트래킹모노멀티(6)의 지연량이 적절히 조절된다.On the other hand, a head switching signal input terminal (HS 1) (HS 2) in the 3d also, when, as shown in e degree of 15Hz and 30Hz head switching signal input, respectively, a switching signal input terminal of the head (HS 1) is input The 15 Hz head switching signal is applied to the clock terminal CK 1 of the flip-flop FF 1 of the level detector 13 so that the signal is inputted to the input terminal J 1 (K 1 ) at its rising point. the high potential signal is output to the output terminal (Q 1), that the output of the high potential signal is 30Hz head applied to the flip-flop is input to an input terminal (J 2) of (FF 2) its clock terminal (CK 2) switching Since the high potential signal is output to its output terminal Q 2 at the rising point of the signal, the transistor TR 11 of the tracking variable portion 14 is turned on, so that the power supply of the power supply terminal Vcc is the tracking variable resistor. (VR 1 ) and transistor (TR 11 ) resistor (R 14 ) is grounded so that the amount of delay of tracking monomulti (6) accordingly Adjusted accordingly.
이것을 트랜지스터(TR11)가 온되지 않을 경우 지연시간은 가변저항(VR1)의 저항값 및 콘덴서(C1)에 의해 결정된다.When the transistor TR 11 is not turned on, the delay time is determined by the resistance value of the variable resistor VR 1 and the capacitor C 1 .
트랜지스터(TR11)가 온되었을 때에는 가변저항(VR1)을 통해 흐르는 전류는 트랜지스터(TR11)의 콜렉터측과 콘덴서(C1)측으로 분배되어 흐르게 되고 상기 트랜지스터(TR11)측은 저항(R14)에 의해 제한된 값으로 흐르게 되므로 지연시간은 연장된다.A transistor (TR 11) is the time when the on current flowing through the variable resistor (VR 1) is to flow is distributed side to the collector side and the capacitor (C 1) of the transistor (TR 11) the transistor (TR 11) side resistor (R 14 The delay time is extended because it flows to a limited value by.
그리고 후진고속재생시(Rev) 변속모드신호 입력단자(VMS)에 고전위 신호가 입력되면, 그 입력된 고전위신호는 스위칭회로(10)의 트랜지스터(TR10)를 온 시키므로 주파수 변조 자동이득 제어부(2)에서 제3f도에 도시한 바와같이 후진고속 재생신호가 그 트랜지스터(TR10)를 통한후 포락선검파 및 반파정류기(11)를 통해 제3g도에 도시한 바와같이 포락선검파 및 반파 정류된 후 증폭부(12)를 통해 제3h도에 도시한 바와같이 일정레벨로 증폭되어 레벨검파부(13)의 플립플롭(FF1)의 입력단자(J1)(K1)에 입력됨과 아울러 플립플롭(FF2)의 입력단자(K2)에 입력된다.When a high potential signal is inputted to the shift mode signal input terminal VMS during reverse fast regeneration, the input high potential signal turns on the transistor TR 10 of the switching circuit 10, thereby automatically controlling the frequency modulation. As shown in Fig. 3f in Fig. 2f, the reverse fast regeneration signal is passed through the transistor TR 10 and then enveloped and half-wave rectified as shown in Fig. 3g through the half-wave rectifier 11 through the envelope detection. After the amplifier 12 is amplified to a predetermined level as shown in FIG. 3h, it is input to the input terminal J 1 (K 1 ) of the flip-flop FF 1 of the level detector 13 and flipped. It is input to the input terminal K 2 of the flop FF 2 .
편 헤드스위칭신호 입력단자(HS1)(HS2)로 제3d도,e도에 도시한 바와같이 15Hz 및 30Hz 헤드스위칭 신호가 각각 입력되면 상기 헤드스위칭 신호 입력단자(HS1)에 입력된 15Hz 헤드스위칭신호는 레벨검파부(13)의 플립플롭(FF1)의 클럭단자(CK1)에 인가되므로 그 상승지점에서 입력단자(J1)(K1)에 입력된 신호에 의해 그의 출력단자(Q1)에 고전위신호가 출력되고, 그 출력된 고전위신호는 플립플롭(FF2)의 입력단자(J2)에 입력되어 그의 클럭단자(CK2)에 인가되는 30Hz 헤드스위칭신호의 상승지점에서 토글되어 그의 출력단자(Q2)에는 고전위신호가 출력되므로 트래킹가변부(14)의 트랜지스터(TR11)를 온시키게되고, 이에 따라 전원단자(Vcc)의 전원이 트래킹용 가변저항(VR1) 및 트랜지스터(TR11) 저항(R14)을 통해 접지되므로 그에 따른 트래킹모노멀티(6)의 지연량이 적절히 조절된다.Pt heads 15Hz input to the switching signal input terminal (HS 1) (HS 2) of claim 3d also, as shown in e Fig 15Hz and 30Hz head when the switching signal is input to each of the head switching signal input terminal (HS 1) Since the head switching signal is applied to the clock terminal CK 1 of the flip-flop FF 1 of the level detector 13, its output terminal is input by the signal input to the input terminal J 1 (K 1 ) at its rising point. A high potential signal is output to (Q 1 ), and the output high potential signal is input to the input terminal J 2 of the flip-flop FF 2 and applied to the clock terminal CK 2 of the 30 Hz head switching signal. Toggles at the rising point and outputs a high potential signal to its output terminal Q 2 , thereby turning on the transistor TR 11 of the tracking variable portion 14, whereby the power supply of the power supply terminal Vcc is the tracking variable resistor. of (VR 1) and the transistor (TR 11) resistance (R 14), so the ground through the multi-tracking mono (6) accordingly Yeonryang is properly adjusted.
이상에서 설명한 바와같이 본 고안은 변속모드의 전진 및 후진고속재생시 트래킹 지연량이 적절히 조정되므로 노이즈바 갯수를 최소로 줄일 수 있음은 물론 화면탐색(Visual Search)을 양호하게 할수 있게 되고, 변속모드시 트래킹의 위치가 맞지 않아서 노이즈바를 사용자가 수동으로 조절해야 되는 불편함을 제거할 수 있는 효과가 있다.As described above, the present invention can reduce the number of noise bars to a minimum as well as improve the visual search, since the tracking delay amount is properly adjusted during the forward and reverse high speed playback in the shift mode. There is an effect that can eliminate the inconvenience that the user has to manually adjust the noise bar because the tracking position is not correct.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880009631U KR930006784Y1 (en) | 1988-06-22 | 1988-06-22 | Noise bar control circuit of vtr |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880009631U KR930006784Y1 (en) | 1988-06-22 | 1988-06-22 | Noise bar control circuit of vtr |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900001502U KR900001502U (en) | 1990-01-18 |
| KR930006784Y1 true KR930006784Y1 (en) | 1993-10-06 |
Family
ID=19276549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880009631U KR930006784Y1 (en) | 1988-06-22 | 1988-06-22 | Noise bar control circuit of vtr |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006784Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743811B1 (en) * | 2005-10-05 | 2007-07-30 | 산요덴키가부시키가이샤 | Transmitting apparatus |
-
1988
- 1988-06-22 KR KR2019880009631U patent/KR930006784Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743811B1 (en) * | 2005-10-05 | 2007-07-30 | 산요덴키가부시키가이샤 | Transmitting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900001502U (en) | 1990-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1170356A (en) | Video signal reproducing apparatus | |
| JP2690933B2 (en) | Signal discriminator | |
| JPS581843A (en) | Automatic tracking device of vtr | |
| KR930006784Y1 (en) | Noise bar control circuit of vtr | |
| KR0157433B1 (en) | A viss system of 8mm formating | |
| JPS62145559A (en) | Control signal reproducing circuit | |
| KR880002570Y1 (en) | Cassette tape automatic selecting circuit of audio cassette deck | |
| KR960012999B1 (en) | Helical head tracking apparatus of vcr | |
| JPS609965Y2 (en) | Threshold measurement device | |
| KR970011125B1 (en) | Tracking signal of vcr recording and reproducing method and the circuit | |
| KR870002152Y1 (en) | Noise eliminative circuit in a varying speed of video tape recorder | |
| KR950010536Y1 (en) | High speed circuit when no signal of vcr | |
| JPH0650825Y2 (en) | Data signal recording / reproducing device for video tape recorder | |
| KR930001596Y1 (en) | Automatic tracking control circuit for vtr | |
| JPS5834593Y2 (en) | tape recorder circuit | |
| KR930005149Y1 (en) | Head track automatic control circuit for vcr | |
| KR940003504Y1 (en) | Device for recording and replaying image | |
| KR900003269Y1 (en) | Pictural signal improvement circuit in video cassette recorder | |
| KR930007375Y1 (en) | Frequency converting circuit for fm carrier | |
| JPS6017068Y2 (en) | tape recorder circuit | |
| JP2585364B2 (en) | Magnetic recording / reproducing device | |
| JPH0772954B2 (en) | Magnetic recording / reproducing device | |
| KR890004240Y1 (en) | White noise extinguishment system | |
| JPH0664795B2 (en) | Video signal reproduction circuit | |
| JPS61130072U (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020830 Year of fee payment: 10 |
|
| EXPY | Expiration of term |