KR930004844A - Programmable Metrics System - Google Patents

Programmable Metrics System Download PDF

Info

Publication number
KR930004844A
KR930004844A KR1019910015031A KR910015031A KR930004844A KR 930004844 A KR930004844 A KR 930004844A KR 1019910015031 A KR1019910015031 A KR 1019910015031A KR 910015031 A KR910015031 A KR 910015031A KR 930004844 A KR930004844 A KR 930004844A
Authority
KR
South Korea
Prior art keywords
microprocessor
buffer
data
data bus
address
Prior art date
Application number
KR1019910015031A
Other languages
Korean (ko)
Other versions
KR940002469B1 (en
Inventor
송신열
신영호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910015031A priority Critical patent/KR940002469B1/en
Publication of KR930004844A publication Critical patent/KR930004844A/en
Application granted granted Critical
Publication of KR940002469B1 publication Critical patent/KR940002469B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음.No content.

Description

프로그래머블 메트릭스 시스템Programmable Metrics System

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

도면은 이 발명의 실시예에 따른 프로그래머블 매트릭스 시스템의 회로도이다.Figure is a circuit diagram of a programmable matrix system according to an embodiment of this invention.

Claims (5)

매트릭스 시스템에 있어서, 범용 마이크로 프로세서와, 상기한 마이크로 프로세서의 어드레스 버스에 연결되어 어드레스를 저장하는 어드레스 버퍼와, 상기한 어드레스 버퍼에 연결되어 메모리를 선택하는 메모리 어드레스 디코더와. 어드레스 버퍼에 연결되어 프로그래머블 매트릭스 시스템의 입출력을 제어하는 입출력 어드레스 디코더와, 메모리 어드레스 디코더에 연결되어 데이터를 저장하는 메모리부와, 마이크로 프로세서의 데이터 버스에 연결되어 GPIB의 제어신호와 데이터를 저장하는 GPIB버퍼와, 마이크로 프로세서의 데이터 버스에 연결되어 데이터를 저장하는 데이터 버퍼와, 마이크로 프로세서의 데이터 버스에 연결되어 프로그래머블 매트릭스 시스템의 동작 상태를 나타내는 동작상태 표시부와, 마이크로 프로세서의 데이터 버스에 연결되어 사용자가 마이크로 프로세서를 제어하는 명령을 수동으로 입력할수 있는 스위치부와, 마이크로 프로세서의 데이터 버스에 연결되어 프로그래머블 매트릭스 시스템의 출력상태를 표시하는 출력상태 표시부와, 어드레스 버퍼와 메모리 어드레스 디코더와 데이터 버퍼에 연결되어 외부장치에 데이터를 출력하는 출력부로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.A matrix system, comprising: a general purpose microprocessor, an address buffer coupled to an address bus of the microprocessor and storing an address, a memory address decoder coupled to the address buffer to select a memory; An input / output address decoder connected to an address buffer to control input / output of a programmable matrix system, a memory unit connected to a memory address decoder to store data, and a GPIB connected to a data bus of a microprocessor to store control signals and data of the GPIB A buffer, a data buffer connected to the data bus of the microprocessor to store data, an operation status indicator connected to the data bus of the microprocessor to indicate an operating state of the programmable matrix system, and a user connected to the data bus of the microprocessor. A switch unit for manually inputting a command to control the microprocessor, an output state display unit connected to the data bus of the microprocessor to display an output state of the programmable matrix system, an address buffer, Memory connected to the address decoder and the data buffer programmable matrix system, which comprises an output module for outputting data to an external device. 제1항에 있어서, 상기한 동작상태 표시부(20)는 마이크로 프로세서의 데이터 버스에 연결된 래치와, 상기한 래치에 연결된 BCD-7세그먼트 디코더와, BCD-7세그먼트 디코더에 연결된 표시부로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.The method of claim 1, wherein the operation state display unit 20 comprises a latch connected to the data bus of the microprocessor, a BCD-7 segment decoder connected to the latch, and a display unit connected to the BCD-7 segment decoder. Programmable matrix system. 제1항에 있어서, 상기한 스위치부는 딥(DIP)스위치와, 입력단자가 딥스위치에 연결되고 출력단자가 데이터 버스에 연결된 버퍼와, 푸시 버튼 스위치와, 입력 단자가 푸시 버튼 스위치에 연결되고 출력단자가 데이터 버스에 연결된 버퍼로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.The method of claim 1, wherein the switch unit is a dip (DIP) switch, the input terminal is connected to the dip switch, the output terminal is connected to the data bus, the push button switch, the input terminal is connected to the push button switch and the output terminal is A programmable matrix system comprising a buffer connected to a data bus. 제1항에 있어서, 상기한 상태 표시부는 마이크로 프로세서의 데이터 버스에 연결된 래치와, 상기한 래치에 연결된 발광 다이오드(LED)드라이버와, 발광 다이오드 드라이버에 연결된 발광다이오드 표시부로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.The programmable matrix of claim 1, wherein the state display unit comprises a latch connected to a data bus of a microprocessor, a light emitting diode (LED) driver connected to the latch, and a light emitting diode display connected to the light emitting diode driver. system. 제1항에 있어서, 상기한 출력부는 어드레스 버퍼와 메모리 어드레스 디코더와 데이터 버퍼에 연결된 래치와, 상기한 래치에 연결된 버퍼와, 상기한 래치에 연결된 출력 포트 드라이버로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.The programmable matrix system of claim 1, wherein the output unit comprises a latch connected to an address buffer, a memory address decoder, and a data buffer, a buffer connected to the latch, and an output port driver connected to the latch. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019910015031A 1991-08-29 1991-08-29 Programmable matrix system KR940002469B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910015031A KR940002469B1 (en) 1991-08-29 1991-08-29 Programmable matrix system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910015031A KR940002469B1 (en) 1991-08-29 1991-08-29 Programmable matrix system

Publications (2)

Publication Number Publication Date
KR930004844A true KR930004844A (en) 1993-03-23
KR940002469B1 KR940002469B1 (en) 1994-03-24

Family

ID=19319307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015031A KR940002469B1 (en) 1991-08-29 1991-08-29 Programmable matrix system

Country Status (1)

Country Link
KR (1) KR940002469B1 (en)

Also Published As

Publication number Publication date
KR940002469B1 (en) 1994-03-24

Similar Documents

Publication Publication Date Title
KR890002779A (en) Data processing unit
FI923389A (en) Plastic anchor to attach items to the base
KR840004805A (en) Information output system
KR870010444A (en) Data processor
KR930004844A (en) Programmable Metrics System
KR910017759A (en) Sequence Action Logic Device
KR900005291A (en) Display emulation device
KR890012220A (en) Code conversion circuit
KR890016442A (en) Electronic Circuits and Electronic Clocks
KR900003730A (en) Valid computer terminal system with a single slave processor
KR910017258A (en) Error code display device such as a malfunction
KR200204986Y1 (en) Micro control board
KR880001748B1 (en) Automatic information system
KR970071645A (en) Deck assembly test system for CD-ROM drive
KR940020221A (en) Programmable Logic Controller Address Change Device
KR200172902Y1 (en) A logic for sensing the switch
KR930011488A (en) Performance test circuit of system transmission data
KR910010306A (en) Error output control device of programmable controller
KR970051393A (en) Command register of nonvolatile semiconductor memory device
KR950020290A (en) Device operation information control system
KR970012169A (en) Keyboard Combination Chip Card Lead / Light Unit
KR970076838A (en) Semiconductor memory device
KR19980030550A (en) Logic checking device
KR920008619A (en) System information display
KR890018011A (en) Display unit for indicating cause of error of microwave oven

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee