KR930004764Y1

KR930004764Y1 - Digital-analog circuit

Info

Publication number: KR930004764Y1
Application number: KR2019880009060U
Authority: KR
Inventors: 임승철
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1988-06-13
Filing date: 1988-06-13
Publication date: 1993-07-23
Also published as: KR900001816U

Abstract

내용 없음.No content.

Description

Digital to Analog Converter

제1도는 본 고안의 블록도.1 is a block diagram of the present invention.

제2도는 본 고안의 상세도.2 is a detailed view of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

3 : 디코더 6,6a,6b : 플립플롭3: decoder 6,6a, 6b: flip-flop

8 : D/A변환기 9,16 : 전압기준기8: D / A converter 9,16: Voltage reference

10 : 전류/전압 변환기 11 : 기준저항10: current / voltage converter 11: reference resistance

INV₁,INV₂: 인버터 NAND₁: 낸드게이트INV ₁ , INV ₂ : Inverter NAND ₁ : NAND Gate

OR₁: 오아게이트 OP₁: 연산증폭기OR ₁ : Oagate OP ₁ : Operational Amplifier

ZD₁,ZD₂: 제너다이오드 R₁∼R₄: 저항ZD ₁ , ZD ₂ : Zener Diodes R ₁ to R ₄ : Resistance

VR₁∼VR₄: 가변저항 C₁: 콘덴서VR _{1 to} VR ₄ : Variable resistor C ₁ : Capacitor

본 고안은 디지탈-아날로그 변환회로에 관한 것으로 특히 출력래치(Latch)기능과 출력전압레벨의 범위를 자유로이 조정가능한 기능 등을 부가시킨 컴퓨터의 출력 인터페이스(interface)용 N비트 디지탈-아날로그 변환회로에 관한 것이다.The present invention relates to a digital-analog conversion circuit, and more particularly, to an N-bit digital-analog conversion circuit for an output interface of a computer in which an output latch function and a function for freely adjusting the range of an output voltage level are added. will be.

종래의 디지탈-아날로그 변환기들은 하나의 칩(Chip)으로 되어있어 간편하지만 이것을 토대로 컴퓨터의 출력 인터페이스로 사용하면 데이타 래치기능의 부재로 인하여 버스상의 임의의 데이타가 그 값에 해당하는 전압으로 변환되어 항상 아날로그 시스템에 인가되므로 시스템이 오동작되거나 고장발생의 위험이 높은 문제가 있었다.Conventional digital-to-analog converters are simple with one chip, but based on this, when used as an output interface of a computer, there is always no data latching function, which converts any data on the bus to a voltage corresponding to that value. Since it is applied to an analog system, there is a high risk of malfunction or failure of the system.

또한 변화기 칩의 출력형태는 전류이므로 이것을 전압으로 바꾸어 주는 회로로서 전류/전압 변환기가 사용되고 있지만 아날로그시스템의 입력범위가 바뀌는 경우 디지탈-아날로그 변환기의 분해기능이 저하되는 문제가 있었다.In addition, since the output form of the transformer chip is current, a current / voltage converter is used as a circuit for converting it into a voltage. However, when the input range of the analog system is changed, the resolution of the digital-analog converter is deteriorated.

본 고안은 상기와 같은 문제점들을 해결하기 위하여 안출된 것으로, 버스를 통해 제공되는 디지탈데이타의 래치가 가능하고 디지탈 아날로그 그 변환기의 출력범위를 용이하게 조절할 수 있으며 아날로그 시스템이 받아들일 수 있는 입력 범위에 디지탈-아날로그 변환기의 출력전압값을 용이하게 매칭시켜 항상 n비트의 분해기능을 유지할 수 있는 디지탈-아날로그 변환회로를 제공하는데 목적이 있다.The present invention was devised to solve the above problems, and it is possible to latch the digital data provided through the bus, to easily adjust the output range of the digital analog converter, and to the input range acceptable to the analog system. An object of the present invention is to provide a digital-to-analog conversion circuit capable of easily matching an output voltage value of a digital-to-analog converter to maintain an n-bit resolution function at all times.

이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 블록도로서, 참조번호 1은 인터페이스되는 컴퓨터의 중앙연산장치(도시되지 않음)부터 출력되는 쓰기 신호(WRITE)나 클럭신호(CLK) 또는 슬롯(SLOT) 선택신호 등의 논리적 조합으로 만들어지는 디코더(3)의 인에이블 신호를 나타낸 것이고, 참조번호 2는 복수비트의 어드래스 신호를 나타낸것으로서 이 어드레스신호(2)는 상기 디코더(3)의 입력으로 사용된다.1 is a block diagram of the present invention, and reference numeral 1 denotes a logic such as a write signal WRITE, a clock signal CLK, a slot selection signal, etc., which are output from a central processing unit (not shown) of an interfaced computer. The enable signal of the decoder 3 made in a combination is shown, and reference numeral 2 denotes a multi-bit address signal, and this address signal 2 is used as an input of the decoder 3.

상기 디코더(3)는 상기 인에이블신호(1)에 따라 입력되는 상기 복수비트의 어드레스신호(2)를 해독하여 직렬출력신호(4)를 참조번호 6으로 나타낸 플립플롭의 플럭(CLK) 신호로서 출력한다.The decoder 3 decodes the plurality of bits of the address signal 2 input in accordance with the enable signal 1, and represents a serial output signal 4 as a flip flop (CLK) signal indicated by reference numeral 6. Output

제1도에서, 참조번호 5로 나타낸 것은 컴퓨터 버스를 통하여 제공받게 되는 n비트의 데이타신호이고, 상기 플립플롭(6)은 D형의 래치기능을 갖는 플립플롭이며, 이 플립플롭(6)은 클럭신호(5)에 동기되어 상기 입력데이타신호(5)를 받아들여서 래치한다. 이렇게 래치된 플립플롭(6)의 출력신호(7)는 D/A변환기(8)에 입력된다. 상기 D/A변환기(8)는 기준저항(VR₂)을 통해 전압기준기(9)의 입력을 받아 n비트 디지탈신호(7)를 아날로그 신호로 변환하여 연산증폭기(OP₁)의 반전단자(-)에 입력하며 비반전단자(+)에는 전압기준기(16)를 입력하고 상기 연산증폭기(OP₁)의 출력은 궤한저항(VR₂)을 통해 상기 반전단자(-)에 입력함과 동시에 상기 D/A변환기(8)의 출력단(15)에 접속한다.In Fig. 1, reference numeral 5 denotes an n-bit data signal provided through a computer bus, and the flip-flop 6 is a flip-flop having a D-type latch function. In synchronization with the clock signal 5, the input data signal 5 is received and latched. The output signal 7 of the flip-flop 6 latched in this way is input to the D / A converter 8. The D / A converter 8 receives the input of the voltage reference 9 through the reference resistor VR ₂ and converts the n-bit digital signal 7 into an analog signal, thereby inverting the terminal of the operational amplifier OP ₁ . The voltage reference 16 is input to the non-inverting terminal (+), and the output of the operational amplifier OP ₁ is input to the inverting terminal (-) through the feedback resistor VR ₂ . The output terminal 15 of the D / A converter 8 is connected.

이하 본 고안의 실시예를 나타낸 제2도에 의해 설명하면 다음과 같다.Referring to Figure 2 showing an embodiment of the present invention as follows.

본 실시예에서는 설명의 간략화를 위하여 8비트의 디지탈데이타를 아날로그신호로 변환하기 위한 회로를 예로서 들었다.In this embodiment, for simplicity of explanation, a circuit for converting 8-bit digital data into an analog signal is taken as an example.

제2도를 보면, 인터페이스되는 컴퓨터 시스템의 중앙연산장치(도시되지 않음)로부터 출력되는 읽기와 쓰기신호(R/W)는 인버터(INV₁)를 통하여 낸드게이트(NAND₁)의 한 입력단에 인가되고, 상기 컴퓨터 시스템의 클럭신호(CLK)는 인버터(INV₂)를 거쳐 상기 낸드게이트(NAND₁)의 나머지 한 입력단에 인가되면 상기 낸드게이트(NAND₁)는 상기 두신호(R/)(CLK)를 논리곱하여 반전된 신호를 오아게이트(OR₁)의 한 입력단으로 제공한다. 또한 오아게이트(OR₁)의 다른 한 입력단에는 슬롯선택신호()가 인가된다.The read and write signals (R / W) output from the Figure 2 look, (not shown) a central processing unit of a computer system which interfaces are applied to one input terminal of the NAND gate (NAND ₁₎ via the inverter (INV ₁₎ When the clock signal CLK of the computer system is applied to the other input terminal of the NAND gate NAND ₁ through an inverter INV ₂ , the NAND gate NAND ₁ is the two signals R /. ) Is multiplied by (CLK) to provide an inverted signal to one input of an oragate (OR ₁ ). In addition, the other input terminal of the OR gate (OR ₁ ) is a slot selection signal ( ) Is applied.

한편, 상기 오아게이트(OR₁)는 상기 두신호를 논리합한 출력신호를 디코더(3)의 인에블단자()()로 제공한다.On the other hand, the OR gate OR ₁ outputs the output signal obtained by logically combining the two signals with the enable terminal of the decoder 3 ( ) ( To provide.

상기 디코더(3)는 상기 세신호(R/)(CLK)()중 한신호(R/)는 하이이고 나머지 두신호(CLK)()가 로우상태일 때 인에이블 되는데, 이때 디코더(3)는 컴퓨터의 중앙처리장치(도시되지 않음)로부터 제공되는 3비트의 하위어드레스신호(A₀∼A₂)를 해독하여 출력단(Q)을 통해 소정의 출력신호를 플립플롭(6a)(6b)으로 제공하는데, 디코더(3)의 출력신호는 플립플롭(6a)(6b)의 각 클럭(CLK) 단자로 제공된다.The decoder 3 is the three signal (R / ) (CLK) ( One of the signals (R / ) Is high and the remaining two signals (CLK) ( Is enabled when the output signal Q is decoded by decoding the 3-bit lower address signals A _{0 to} A ₂ provided from a central processing unit (not shown) of the computer. A predetermined output signal is provided to the flip-flops 6a and 6b through which the output signal of the decoder 3 is provided to the respective clock CLK terminals of the flip-flops 6a and 6b.

디코더(3)로부터 클럭신호가 제공되면 상기 플립플롭(6a)(6b)는 데이타버스(도시되지 않음)을 통하여 제공되는 8비트의 입력데이타(DB₀∼DB₇)를 상기 클럭신호(CLK)에 따라 래치하여 각각의 출력단(Q₀∼Q₃)을 통하여 D/A변환기(8)의 입력단(A₁∼A₈)으로 제공한다. 따라서, 디코더(3)는 D/A변환 타이밍을 조절하는 수단으로서 적용하게 된다. 이에따라 D/A변환기(8)는 래치수단인 플립플롭(6a)(6b)로부터 안정되게 입력되는 데이타(DB₀∼DB₇) 신호를 받아들여 아날로그 신호로 변환시켜 자신의 출력단(I_O)을 통해 출력(15)하게 된다.When the clock signal is provided from the decoder 3, the flip-flops 6a and 6b transfer 8-bit input data DB _{0 to} DB ₇ provided through a data bus (not shown) to the clock signal CLK. The latches are then provided to the input terminals A _{1 to} A ₈ of the D / A converter 8 through the respective output terminals Q _{0 to} Q ₃ . Therefore, the decoder 3 is applied as a means for adjusting the D / A conversion timing. Accordingly, the D / A converter 8 receives data (DB _{0 to} DB ₇ ) signals stably input from the flip-flops 6a and 6b, which are latching means, converts them into analog signals, and converts its output terminal I _O. Output 15 is through.

이때, 전압기준기(9)에 의해 만들어지는 기준전압5[V]가 기준전항(R₁)을 통해 상기 D/A저항기(8)의 기준전압입력단(V⁺ref)에 인가되고 기준전압출력단(V^-ref)은 저항(R₁)을 거쳐 접지되어 있으므로 상기 D/A변환기(8)가 출력할 수 있는 전류(I_O)는와 같다.At this time, the reference voltage 5 [V] generated by the voltage reference 9 is applied to the reference voltage input terminal V ⁺ ref of the D / A resistor 8 through the reference transition R ₁ and the reference voltage output terminal. Since V ^- ref is grounded through a resistor R ₁ , the current I _O that the D / A converter 8 can output is Same as

따라서, 변환기(8)의 출력범위는 최소 0에서 최대 2mA가 된다. 이와같은 출력전류(I_O)를 전압으로 바꾸기 위해 D/A변환기(8)의 출력단(I_O)에 연산증폭기(OP₁)와 가변저항(VR₂)(VR₃)로 이루어지는 전류/전압 변환기(10)가 연결된다.Thus, the output range of the converter 8 is from 0 to 2mA at the minimum. A current / voltage converter consisting of an operational amplifier OP ₁ and a variable resistor VR ₂ (VR ₃ ) at an output terminal I _O of the D / A converter 8 to convert such an output current I _O into a voltage. 10 is connected.

사기 궤환가변저항(VR₂)을 5㏀의 가변저항으로 구성하면 오프세트 전압을 전압기준기(16)에 의해 -5[V]로 인가하는 경우 출력전압(Vo)는 Vo-IoVR₂-V 오프세트와 같이 되어 그 전압값이 최소 -5[V]에서 최대 +5[V]까지 선형적으로 출력이 가능하다.When the feedback feedback variable resistor VR ₂ is configured with a variable resistance of 5 경우, when the offset voltage is applied to -5 [V] by the voltage reference 16, the output voltage Vo is Vo-IoVR ₂ -V. As an offset, the voltage value can be output linearly from minimum -5 [V] to maximum +5 [V].

이상에서 바람직한 실시예를 통하여 구체적으로 설명된 바와같이, 본 고안은 컴퓨터와연결하면 n비트의 디지탈데이타 신호를 아날로그신호로 변환하는 것이 가능하고, 전류/전압변환기의 궤환저항치와 연산증폭기의 비반전단자에 인가되는 기준전압을 조절함으로써 디지탈-아날로그변환기의 출력범위를 용이하게 조정가능한 장점이 있으며, 전압기준기를 사용함으로써 항상 정확한 출력을 얻을 수 있어 디지탈 서보모타제어 등과 같이 컴퓨터가 어떤 알고리즘에 의해 계산된 데이타를 아날로그시스템으로 내보내는 경우나 항상 n비트의 분해기능을 유지하고자 하는 경우에 적절히 사용가능한 효과가 있는 것이다.As described in detail through the preferred embodiment, the present invention is capable of converting an n-bit digital data signal into an analog signal when connected to a computer, and non-inverting the feedback resistance of the current / voltage converter and the operational amplifier. By adjusting the reference voltage applied to the terminal, the output range of the digital-to-analog converter can be easily adjusted. By using a voltage reference, the computer always calculates the correct output by using an algorithm such as digital servo motor control. If you want to export the data to an analog system, or always want to maintain the resolution of n-bit, there is an effect that can be used properly.

Claims

It is operated by the clock signal CLK and at least read / write signal (/ ) And slot select signal (R / A circuit for an interface between a computer and an analog system having a central processing unit for generating a digital signal comprising: first signal converting means (8) for converting a digital data signal provided from said computer into an analog current signal; First setting means 9 for setting a predetermined reference voltage for determining an output range of the first signal conversion means 8, the clock signal CLK and the read / write signal (/ ) And the slot signal (R / ) And means for outputting the first control signal (INV1, INV2, NAND1, OR1) and the first control signal, which is enabled by the first control signal, to decode an address signal of a predetermined bit provided from the central processing unit. Means (3a) for outputting a second control signal, means (6a, 6b) for receiving the second control signal as a clock and latching a predetermined bit of digital data signal provided from the computer; A second signal converting means 10 for converting the analog current signal output from the converting means 8 into a voltage signal, and a second for setting an offset voltage of the second signal converting means 10. And a setting means (16) of the digital-analog conversion circuit.

2. A digital-analog conversion circuit as claimed in claim 1, wherein said first and second setting means (9, 16) are each constituted by a voltage reference to accurately maintain the set voltage.