KR930003872Y1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR930003872Y1 KR930003872Y1 KR2019900019502U KR900019502U KR930003872Y1 KR 930003872 Y1 KR930003872 Y1 KR 930003872Y1 KR 2019900019502 U KR2019900019502 U KR 2019900019502U KR 900019502 U KR900019502 U KR 900019502U KR 930003872 Y1 KR930003872 Y1 KR 930003872Y1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- heat sink
- semiconductor chip
- tab tape
- tab
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 의한 반도체장치의 일실시예를 나타낸 단면도.1 is a cross-sectional view showing an embodiment of a semiconductor device according to the present invention.
제2,3도는 본 고안의 다른 실시예를 나타낸 요부 단면도.2 and 3 is a sectional view of the main portion showing another embodiment of the present invention.
제4도는 본 고안의 반도체 장치의 다른 실시예를 나타낸 단면도.4 is a cross-sectional view showing another embodiment of a semiconductor device of the present invention.
제5도는 종래의 반도체 장치를 나타낸 단면도.5 is a cross-sectional view showing a conventional semiconductor device.
본 고안은 반도체장치에 관한 것으로 더 상세히는 TAB(Tape Automated Bonding)용 테이프가 사용되고 또한 수지 봉지되어 있는 반도체 장치에 관한 것이다. 플라스틱 패키지의 소형화, 박육화, 다핀화 파인피치화등에 수반되어 TAB용 테이프를 사용하여 수지봉지되어 있는 반도체 장치가 공급되고 있다.The present invention relates to a semiconductor device, and more particularly, to a semiconductor device in which a tape for tape automated bonding (TAB) is used and resin-sealed. Along with the miniaturization, thinning, and multi-pin fine pitch of plastic packages, semiconductor devices encapsulated with resin using TAB tapes have been supplied.
이와같은 반도체 장치로서 제5도의 나타낸 바와같이 TAB용 테이프(12)와 반도체 칩(10)이 범프(bumP) (20)을 거쳐서 일괄 본딩하고 또한 봉지수지(14)로 봉지되어 있는 것이 있다.As such a semiconductor device, as shown in FIG. 5, the TAB tape 12 and the semiconductor chip 10 are collectively bonded via a bump 20 and sealed with a sealing resin 14.
제5도에 나타낸 반도체 장치에 있어서, TAB용 테이프(12)는 베이스필름(15)와 도체패턴(16)으로 구성되고 도체패턴(16)의 단부의 한쪽(이하, 인너리드라 함) (18)에는 반도체 칩(10)과 접속되는 범프(20)이 설비되어있다. 도체패턴(16)의 다른쪽 단부(이하, 아우터리드라 함(22)는 통상의 리드프레임(24)에 접속되어 있다. 제5도에 나타낸 반도체 장치에 의하면 고속처리 가능하고 또한 고집적화된 반도체 칩을 봉입시킬 수 있다.In the semiconductor device shown in FIG. 5, the TAB tape 12 is composed of a base film 15 and a conductor pattern 16, and one end of the end of the conductor pattern 16 (hereinafter referred to as an inner layer) (18). ) Is provided with a bump 20 connected to the semiconductor chip 10. The other end of the conductor pattern 16 (hereinafter referred to as the outer box 22) is connected to a normal lead frame 24. According to the semiconductor device shown in Fig. 5, a semiconductor chip capable of high-speed processing and highly integrated Can be enclosed.
한편 이와같은 반도체 칩은 고집적화, 고속처리화에 수반되어 고발열을 수반하기 때문에 반도체 칩으로 부터의 열을 신속하게 방산할 필요가 있다.On the other hand, such semiconductor chips require high heat dissipation along with high integration and high-speed processing, and therefore, it is necessary to dissipate heat from the semiconductor chips quickly.
그러나, 제5도에 나타낸 반도체 장치에 사용되고 있는 TAB용 테이프에는 도체패턴에 열전도성이 양호한 동등이 사용되고 있지만 그 두께는 약 35μ정도로 얇아 반도체 칩으로부터의 발열을 충분히 방산시킬 수 없다.However, in the TAB tape used in the semiconductor device shown in FIG. 5, a good thermal conductivity equivalent is used for the conductor pattern, but its thickness is as thin as about 35 mu and cannot sufficiently dissipate heat generated from the semiconductor chip.
또 고속처리화에 수반되어 리드의 신호선로간에 크로스 토크가 발생되든지 또는 특성 임피던스의 부정합으로 인한 신호의 전달손실이 생긴다는 문제점이 있다. 따라서 본 고안의 목적은 TAB용 테이프를 사용해도 반도체 발열로 인한 열을 신속하게 방산하고 또한 고속 처리화에 대한 전기적 특성을 향상시킬 수 있는 반도체 장치를 제공하는데 있다.In addition, there is a problem in that crosstalk is generated between signal lines of leads or signal transmission loss occurs due to mismatch of characteristic impedance with high speed processing. Accordingly, an object of the present invention is to provide a semiconductor device capable of quickly dissipating heat due to semiconductor heat generation and improving electrical characteristics for high-speed processing even when using a tape for TAB.
본 고안의 반도체 장치는 TAB용 테이프에 반도체 칩이 탑재되어 있는 동시에 상기 TAB용 테이프와 반도체 칩이 범프를 거쳐서 일괄 본딩하고 또한 수지 봉지되어 있는 반도체 장치에 있어서 이 반도체 칩에 접합 또는 반도체 칩 근방에 설비되어 있는 발열판위에 TAB용 테이프를 구성하는 베이스 필름의 적어도 일부가 접합되어 있는 것을 특징으로 하는 것이다. 또 이와같은 구성의 반도체 장치에 있어서 TAB용 테이프의 접지선로와 방열판이 전기적으로 접속되어 있는 것을 특징으로 하는 것이다.The semiconductor device of the present invention is a semiconductor device in which a semiconductor chip is mounted on a TAB tape, and the TAB tape and the semiconductor chip are collectively bonded through bumps and resin-sealed. At least a part of the base film constituting the TAB tape is bonded to the installed heating plate. Moreover, in the semiconductor device of such a structure, the ground line of the TAB tape and the heat sink are electrically connected.
본 고안에 의하면 방열판이 반도체 칩에 접합 또는 반도체 칩 근방에 설비되기 때문에 반도체 칩의 발열로인한 열의 방산성을 향상시킬 수 있고 반도체 칩의 고집적화, 고속 처리화에 대응할 수 있는 동시에 반도체장치의 신뢰성을 높일 수 있다.According to the present invention, since the heat sink is attached to or near the semiconductor chip, heat dissipation can be improved due to the heat generation of the semiconductor chip, and it is possible to cope with high integration and high-speed processing of the semiconductor chip and to improve the reliability of the semiconductor device. It can increase.
또 TAB용 테이프의 접지선로와 방열판을 접속하여 마이크로 스트립선로를 구성할때에 고속 처리화에 수반되어 발열되는 리드의 신호선로간의 크로스토크를 방지할 수 있고 또 TAB용 테이프의 베이스 필름의 두께나 유전율을 변화시킴으로써 신호 각선로의 특성 임피던스를 용이하게 조정할 수 있고 전기적 특성을 향상시킬 수 있다.In addition, when the ground line of the TAB tape and the heat sink are connected to each other to form a microstrip line, crosstalk between the signal lines of the leads generated by high speed processing and the heat generation of the TAB tape can be prevented. By changing the dielectric constant, the characteristic impedance of the signal line can be easily adjusted and the electrical characteristics can be improved.
본 고안을 도면을 참조하여 더 상세히 설명하겠다. 제1도는 본 고안에 의한 반도체 장치의 일실시예를 나타낸 단면도이다.The invention will be described in more detail with reference to the drawings. 1 is a cross-sectional view showing an embodiment of a semiconductor device according to the present invention.
제1도에 있어서, TAB용 테이프(12)의 중앙부 구멍에 반도체칩(10)이 설치되고, TAB용 테이프(12)의 도체패턴(16)을 구성하는 인너리드(18)의 선단부에는 범프(20)이 설비되어있다. 이 범프(20)으로 반도체 칩(10)과 TAB용 테이프(12)가 일괄 본딩에 의해서 접합되어 있다.In FIG. 1, the semiconductor chip 10 is provided in the center hole of the TAB tape 12, and the bump part of the inner lead 18 which comprises the conductor pattern 16 of the TAB tape 12 is shown in FIG. 20) is equipped. The semiconductor chip 10 and the TAB tape 12 are joined by the bump 20 by collective bonding.
또 반도체 칩(10)의 하면 및 TAB용 테이프(12)를 구성하는 베이스 필름(15)의 하면의 일부는 각각 방열판(30)위에 접합되어 있다.In addition, a part of the lower surface of the semiconductor chip 10 and the lower surface of the base film 15 constituting the TAB tape 12 are bonded to the heat sink 30, respectively.
방열판(30)과 반도체 칩(10)과의 사이는 통상의 다이본딩법에 의해서 접합되고 방열판(30)과 베이스필름(15)의 사이는 접착제(32)에 의해서 접합된다. 또 TAB용 테이프(12)를 구성하는 도체패턴(16)의 아우터리드(22)의 선단은 통상의 리드프레임(이하, 리드프레임이라 함) (24)에 접속되어 있다.The heat sink 30 and the semiconductor chip 10 are joined by a common die bonding method, and the heat sink 30 and the base film 15 are joined by an adhesive 32. Further, the tip of the outer 22 of the conductor pattern 16 constituting the TAB tape 12 is connected to a normal lead frame (hereinafter referred to as lead frame) 24.
이와같은 반도체 칩(10), TAB용 테이프(12) 및 방열판(30)등은 상기 접속상태를 보지하면서 봉지수지(14)에 의해서 수지 봉지되어 있다.The semiconductor chip 10, the TAB tape 12, the heat sink 30, and the like are resin-sealed by the sealing resin 14 while keeping the connection state.
제1도에 나타낸 반도체 장치를 제조할 때에는 우선 TAB용 테이프(12)의 인너리드(18)과 반도체 칩(10)을 일괄 본딩하고 이어서 TAB용 테이프(12)와 방열판(30)을 접착제로 접합시킨다.When manufacturing the semiconductor device shown in FIG. 1, first, the inner lead 18 of the TAB tape 12 and the semiconductor chip 10 are bonded together, and then the TAB tape 12 and the heat sink 30 are bonded together with an adhesive. Let's do it.
그후에 TAB용 테이프(12)의 아우터리드(18)과 리드프레임(24)가 접속되고 또 트랜스퍼몰드등에 의해서 수지 봉지된다. 또 반도체 칩(10)과 방열판(30)과의 접합을 실시하고 이어서 TAB용 테이프(12)와 방열판(30)을 접합시키면서 TAB용 테이프(12)와 반도체 칩(10)을 일괄 본딩해도 좋다.Thereafter, the outer lead 18 and the lead frame 24 of the TAB tape 12 are connected and resin-sealed by a transfer mold or the like. The TAB tape 12 and the semiconductor chip 10 may be collectively bonded while the semiconductor chip 10 and the heat sink 30 are bonded to each other, and the TAB tape 12 and the heat sink 30 are then joined.
이와같은 본 실시예에 있어서는 제2도에 나타낸 바와같이 도체 패턴(16)의 접지선로에 스루홀도금등에 의해서 형성하는 바이어도체(19)를 거쳐서 방열판(30)을 도통시켜 방열판(30)을 접지 전위로 하고 있다.In this embodiment, as shown in FIG. 2, the heat sink 30 is connected to the ground line of the conductor pattern 16 via the via conductor 19 formed by through hole plating or the like to ground the heat sink 30. It is in the potential.
이와같이 함으로써, 반도체 장치의 열방산성의 향상 및 전기적 특성의 향상을 동시에 도모 할 수 있어 도체패턴(16)의 한층 고밀도화를 도모할 수 있다. 또 제2도에 있어서, TAB용 테이프(12)의 베이스 필름(15)와 방열판(30)과의 접합은 도전성 접착제(21)에 의해서 행하고 있다.By doing in this way, the heat dissipation of the semiconductor device and the improvement of the electrical characteristics can be simultaneously achieved, and the density of the conductor pattern 16 can be further increased. In FIG. 2, the bonding between the base film 15 of the TAB tape 12 and the heat sink 30 is performed by the conductive adhesive 21.
이와같은 도체패턴(16)의 접지선로와 방열판(30)과의 도통을 제3도에 나타낸 바와같이 리드프레임(24)를 거쳐서 행할 수 있다.Such conduction between the ground line of the conductor pattern 16 and the heat sink 30 can be conducted via the lead frame 24 as shown in FIG.
제3도의 도통 방법은 방열판(30)의 단부에 돌출부(31)를 형성하고 도체패턴(16)의 접지선로로 되는 아우터리드(22)와 돌출부(31)과의 사이에 리드프레임(24)의 접지선로로 되는 리드단부를 접합 협지한 것이다. 또 제3도에 있어서, 방열판(30)의 돌출부(31)과 아우터리드(22)을 용접, 열압착, 리베팅등에 의해서 직접 접합시켜도 좋다.In the conduction method of FIG. 3, the lead frame 24 is formed between the projection 22 and the outer 22 which forms a protrusion 31 at the end of the heat sink 30 and serves as a ground line of the conductor pattern 16. The lead end used as the ground line is bonded and sandwiched. 3, the projection 31 and the outer 22 of the heat sink 30 may be directly joined by welding, thermocompression, riveting, or the like.
이상 설명한 실시예에 있어서는 방열판(30)위에 반도체 칩(10)이 접합되어 있으나 제4도에 나타낸 바와같이 반도체 칩(10) 그낭에 방열판(30)이 설비되어 있어도 좋다.In the embodiment described above, the semiconductor chip 10 is bonded to the heat sink 30, but as shown in FIG. 4, the heat sink 30 may be provided in the bag of the semiconductor chip 10.
제4도에 있어서, 반도체 칩(10)은 TAB용 테이프(12)의 중앙부의 구멍을 덮게 배치되어 있다. 이와같은 반도체 장치는 제1도에 나타낸 반도체 장치와 같은 방법으로 제조할 수 있다. 또는 우선 방열판(30)과 TAB용 테이프(12)를 접합하고 이어서 반도체 칩(10)을 TAB용 테이프(12)의 구멍을 덮도록 배치하면서 범프(20)에 의해서 일괄 본딩하여 얻을 수도 있다. 또 이제까지 설명한 실시예에 있어서는 방열판(30)의 전체가 수지 봉지되어 있으나 방열판(30)의 일부가 봉지수지의 표면에 노출되어 있어도 좋다.In FIG. 4, the semiconductor chip 10 is arrange | positioned so that the hole of the center part of the TAB tape 12 may be covered. Such a semiconductor device can be manufactured by the same method as the semiconductor device shown in FIG. Alternatively, the heat sink 30 and the TAB tape 12 may be bonded to each other, and then the semiconductor chip 10 may be collectively bonded by the bumps 20 while being arranged to cover the holes of the TAB tape 12. Moreover, in the Example demonstrated so far, although the whole heat sink 30 is resin-sealed, a part of heat sink 30 may be exposed on the surface of the sealing resin.
본 고안에 의한 반도체 장치는 반도체 칩에 방열판을 접합 또는 반도체 칩 근방에 방열판을 설비하고 있으므로 반도체 칩의 고집적화, 고속 처리화에 수반되는 발열량의 증대에도 효과적으로 대처할 수 있어서 열방산성을 향상시켜서 반도체 장치의 신뢰성을 높일 수 있다. 또 도체패턴의 접지선로와 방열판을 접속하여 신호 선로간의 크로스토크를 방지하고 또한 신호선로의 특성 임퍼던스의 조정을 용이하게 행할 수 있다. 그때문에 고속 처리화에 필요한 전기적 특성을 향상시킬 수 있다.In the semiconductor device according to the present invention, since the heat sink is bonded to the semiconductor chip or the heat sink is installed near the semiconductor chip, the semiconductor device can effectively cope with an increase in the amount of heat generated by high integration and high speed processing of the semiconductor chip. It can increase the reliability. In addition, by connecting the ground line of the conductor pattern and the heat sink, the crosstalk between the signal lines can be prevented, and the characteristic impedance of the signal lines can be easily adjusted. Therefore, the electrical characteristics required for high speed processing can be improved.
Claims (2)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP150344/1 | 1989-12-26 | ||
JP1989150344U JPH0388350U (en) | 1989-12-26 | 1989-12-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910013038U KR910013038U (en) | 1991-07-30 |
KR930003872Y1 true KR930003872Y1 (en) | 1993-06-23 |
Family
ID=15494942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900019502U KR930003872Y1 (en) | 1989-12-26 | 1990-12-11 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0388350U (en) |
KR (1) | KR930003872Y1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101301782B1 (en) * | 2011-03-30 | 2013-08-29 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and fabricating method of thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5243364A (en) * | 1975-10-01 | 1977-04-05 | Hitachi Ltd | Power semiconductor device and process for production of same |
JPH01304738A (en) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | Semiconductor device package structure |
-
1989
- 1989-12-26 JP JP1989150344U patent/JPH0388350U/ja active Pending
-
1990
- 1990-12-11 KR KR2019900019502U patent/KR930003872Y1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101301782B1 (en) * | 2011-03-30 | 2013-08-29 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and fabricating method of thereof |
Also Published As
Publication number | Publication date |
---|---|
KR910013038U (en) | 1991-07-30 |
JPH0388350U (en) | 1991-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5726489A (en) | Film carrier semiconductor device | |
KR100280762B1 (en) | Thermally Reinforced Semiconductor Devices Having Exposed Backsides and Methods of Manufacturing the Same | |
US5376588A (en) | Method for making high pin count package for semiconductor device | |
KR100694739B1 (en) | Ball grid array package with multiple power/ground planes | |
EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
US6812066B2 (en) | Semiconductor device having an interconnecting post formed on an interposer within a sealing resin | |
US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
US6075712A (en) | Flip-chip having electrical contact pads on the backside of the chip | |
US6833290B2 (en) | Structure and method of forming a multiple leadframe semiconductor device | |
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
US5399903A (en) | Semiconductor device having an universal die size inner lead layout | |
US6239366B1 (en) | Face-to-face multi-chip package | |
US7262497B2 (en) | Bumpless assembly package | |
EP0578028B1 (en) | High frequency semiconductor device | |
US5742477A (en) | Multi-chip module | |
US6340839B1 (en) | Hybrid integrated circuit | |
US6037656A (en) | Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof | |
US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
KR930003872Y1 (en) | Semiconductor device | |
US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
US6265769B1 (en) | Double-sided chip mount package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20040609 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |