KR930003563Y1 - High voltage stabilization circuit - Google Patents

High voltage stabilization circuit Download PDF

Info

Publication number
KR930003563Y1
KR930003563Y1 KR2019900018068U KR900018068U KR930003563Y1 KR 930003563 Y1 KR930003563 Y1 KR 930003563Y1 KR 2019900018068 U KR2019900018068 U KR 2019900018068U KR 900018068 U KR900018068 U KR 900018068U KR 930003563 Y1 KR930003563 Y1 KR 930003563Y1
Authority
KR
South Korea
Prior art keywords
voltage
fbt
output
stabilization circuit
high pressure
Prior art date
Application number
KR2019900018068U
Other languages
Korean (ko)
Other versions
KR920010710U (en
Inventor
박진형
Original Assignee
삼성전기 주식회사
서주인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사, 서주인 filed Critical 삼성전기 주식회사
Priority to KR2019900018068U priority Critical patent/KR930003563Y1/en
Publication of KR920010710U publication Critical patent/KR920010710U/en
Application granted granted Critical
Publication of KR930003563Y1 publication Critical patent/KR930003563Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

고압 안정화 회로High pressure stabilization circuit

제1도는 종래의 회로 구성도.1 is a conventional circuit configuration diagram.

제2도는 본 고안의 회로 구성도.2 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

30 : 제1FBT 40 : 제2FBT30: 1st FBT 40: 2nd FBT

50 : 고압 안정화 회로50: high pressure stabilization circuit

본 고안은 FBT의 고압 안정화 회로에 관한 것으로, 특히 수평회로의 FBT 빔전류 변화에 따른 고압 변동을 보정한 고압 안정화 회로에 관한 것이다.The present invention relates to a high-pressure stabilization circuit of the FBT, and more particularly to a high-pressure stabilization circuit for correcting the high-voltage fluctuations according to the change of the FBT beam current of the horizontal circuit.

종래에는 제1도에 도시된 바와같이, 펄스 입력단(1)을 통하여 수평드라이브 펄스가 입력되면 스위칭 트랜지스터(Q1)가 동작하여 FBT(10)의 일차측(N1)에 B+전압의 공급을 제어하고 이에 따라 상기 FBT(10)의 2차측(N2)은 고압을 발생하여 고압출력단(2)에 출력한다.Conventionally, as shown in FIG. 1, when the horizontal drive pulse is input through the pulse input terminal 1, the switching transistor Q 1 operates to supply the B + voltage to the primary side N 1 of the FBT 10. Control and accordingly the secondary side (N 2 ) of the FBT (10) generates a high pressure and outputs to the high voltage output stage (2).

이때 상기 FBT(10) 2차측(N2)의 고압변동 감지저항(Rl)(R2)에서 빔전류 변화시 발생하는 고압변동을 검출하고, 이 고압변동에 따라 피드백(11)되는 전압의 변동을 고압안정화회로(20)에서 감지하고 보상된 B+전압을 라인(21)을 거쳐 상기 FBT(10) 1차측 코일(N1)의 일단자에 출력함으로써 상기 FBT(10)의 출력고압을 안정화 시키도록 되어 있다.At this time, the FBT (10), 2 high-pressure fluctuation sensing the primary (N 2) resistance (R l) (R 2) detects a high-pressure variations occurring in the beam current changes, and in the voltage feedback 11 in accordance with a high pressure variation The output high pressure of the FBT 10 is detected by detecting the change in the high voltage stabilization circuit 20 and outputting the compensated B + voltage to one terminal of the primary coil N 1 of the FBT 10 via the line 21. It is supposed to stabilize.

따라서, 종래의 기술은 상기 FBT에 인가되는 입력전압을 보상된 B+전압으로 사용하므로 편향요오크(DY)의 수평코일(L1)에 입력되는 전력(power)이 증가되어 화면의 진폭변화를 초래하고, 또한 B+전압을 보상하기 위한 고압안정화회로는 FBT의 1차측에 걸리는 전압 즉 보상된 B+전압을 보상하기 위한 고압안정화회로는 FBT의 1차측에 걸리는 전압 즉 보상된 B+전압을 동일하게 인가받으므로 높은 전류와 전압에 견딜수 있는 부품사용 및 히트싱크(Heat Sink)사용이 요구되며 원가상승의 요인이 되었다.Therefore, since the conventional technology uses the input voltage applied to the FBT as the compensated B + voltage, the power input to the horizontal coil L 1 of the deflection yoke DY is increased to thereby change the amplitude of the screen. results, and also high-pressure stabilizing circuit for compensating a B + voltage is high voltage stabilizing circuit for compensating a voltage that is compensated B + voltage applied to the primary side of the FBT is a voltage that is compensated B + voltage applied to the primary side of the FBT Since it is applied in the same way, it is required to use components that can withstand high current and voltage, and use heat sink, which is a factor of cost increase.

본 고안은 상기한 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로, 본 고안의 목적은 출력 고압 변동에 따른 피드백 전압에 의해 1차측코일(N1)에 인가되는 B+전압의 보정시, 별도로 부가된 소형 고압트랜스에 의해 상기 B+전압을 일정하게 유지시켜 줌으로써 화면의 진폭도 일정하게 유지하여 화질을 개선한 고압안정화 회로를 제공함에 있다.The present invention is devised to solve the above-mentioned conventional problems, and an object of the present invention is to add separately when correcting the B + voltage applied to the primary side coil (N 1 ) by the feedback voltage according to the output high voltage variation. The high voltage stabilization circuit improves the image quality by maintaining the constant amplitude of the screen by keeping the B + voltage constant by the small high voltage transformer.

상기한 본 고안의 목적을 달성하기 위한 기술적 구성은, 고압안정화회로에 상기 B+전압을 보정하기 위한 제2의 FBT를 부가하고 상기 제2FBT를 스위칭 제어하는 스위칭 트랜지스터를 사용하여 수평드라이브를 펄스에 의해 상기 스위칭 트랜지스터가 동작되도록 한것을 특징으로 한다.The technical configuration for achieving the object of the present invention is to add a second FBT for correcting the B + voltage to the high voltage stabilization circuit, and to switch the horizontal drive to the pulse using a switching transistor for switching control of the second FBT. It characterized in that the switching transistor is operated by.

이하 첨부된 도면에 의하여 본 고안의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 고안의 회로 구성도로서, 수평드라이브 펄스 입력단(3)에 스위칭 트랜지스터(Q2)의 베이스를 연결하고, 상기 트랜지스터(Q2)의 에미터와 콜렉터 사이에 댐퍼 다이오드(D1)와 공진용 콘덴서(C1), 편향요오크 코일(L1) 및 보정용 콘덴서(C2)를 연결하며, 제1의 FBT(30)의 1차측 코일(N1)의 일단자를 상기 트랜지스터(Q2)의 콜렉터에 연결하는 한편, 상기 제1의 FBT(30)의 1차측 코일(N1)의 타단자에 일정한 B+전압을 인가시킨다.FIG. 2 is a circuit diagram of the present invention, in which the base of the switching transistor Q 2 is connected to the horizontal drive pulse input terminal 3, and the damper diode D 1 is disposed between the emitter and the collector of the transistor Q 2 . And a resonant capacitor (C 1 ), a deflection yoke coil (L 1 ), and a correction capacitor (C 2 ), one end of the primary coil (N 1 ) of the first FBT (30) is connected to the transistor (Q). 2 ), while a constant B + voltage is applied to the other terminal of the primary coil N 1 of the first FBT 30.

상기 FBT(30)의 2차측 코일(N2)에는 다이오드(D2), (D3)와 검출저항(R3), (R4)을 통하여 고압출력단(5)에 연결한다.The secondary coil N 2 of the FBT 30 is connected to the high voltage output terminal 5 through diodes D 2 , D 3 , and detection resistors R 3 and R 4 .

여기서, 상기 제1의 FBT(30)의 1차측 코일(N1)의 타단자에 일정한 B+전압이 인가되는 것을 제외하면 종래의 FBT(10)와 동일하다.Here, it is the same as the conventional FBT 10 except that a constant B + voltage is applied to the other terminal of the primary coil N 1 of the first FBT 30.

그리고, 종래의 고압 안정화회로(20)와 동일한 고압 안정화회로(50)는 피드백라인(31)을 통하여 상기 검출저항(R3), (R4) 사이에 연결하고, 상기 고압 안정화회로(50)의 라인(51)은 제2의 FBT(40)의 1차코일(N1)의 일측단자에 연결하며, 콘덴서(C3)와 다이오드(D5)에 각각 병렬 연결된 스위칭 트랜지스터(Q3)의 콜렉터는 제2FBT(40)의 1차코일(N1)의 타측단자에 연결하는 한편, 상기 제2FBT(40)의 2차코일(N2)의 일측단자는 다이오드(D6)를 통하여 상기 제1FBT(30)의 2차측코일(N2)의 일측단자에 연결한다.The high voltage stabilization circuit 50, which is the same as the conventional high voltage stabilization circuit 20, is connected between the detection resistors R 3 and R 4 through a feedback line 31, and the high voltage stabilization circuit 50 is connected. The line 51 of is connected to one terminal of the primary coil N 1 of the second FBT 40 and the switching transistor Q 3 connected in parallel to the capacitor C 3 and the diode D 5 , respectively. The collector is connected to the other terminal of the primary coil N 1 of the second FBT 40, while one side terminal of the secondary coil N 2 of the second FBT 40 is connected to the second terminal through the diode D 6 . It is connected to one terminal of the secondary coil N 2 of the 1FBT 30.

또한 상기 트랜지스터(Q2)의 베이스는 수평드라이브 펄스 입력단(4)에 연결한다.In addition, the base of the transistor Q 2 is connected to the horizontal drive pulse input terminal 4.

이하 이들의 작용 효과를 설명한다.The effect of these will be described below.

상기 스위칭 트랜지스터(Q2,)는 상기 수평드라이브 펄스 입력단(3)에 인가되는 펄스에 제어되어 온, 오프동작한다.The switching transistor Q 2 , is controlled on and off by a pulse applied to the horizontal drive pulse input terminal 3.

먼저, 상기 트랜지스터(Q2)가 온동작하면, 제1FBT(30)의 1차측 오일(N1)에 일정한 B+전압이 공급된다.First, when the transistor Q 2 is turned on, a constant B + voltage is supplied to the primary oil N 1 of the first FBT 30.

상기 일정한 B+전압이 상기 1차측 코일(N1)에 인가됨으로써 2차측 코일(N2)에 고압이 유기되고, 이 유기된 고압의 신호는 다이오드(D2), (D3)를 통해 정류된 후 고압출력단(5)에 출력하게 된다.The constant B + voltage is applied to the primary coil N 1 to induce high pressure in the secondary coil N 2 , and the induced high voltage signal is rectified through the diodes D 2 and D 3 . After being output to the high voltage output stage (5).

이때 상기 고압 출력단(5)에서 출력고압의 변동이 심하게 되면, 검출저항(R3), (R4)이 이를 검출하여 피드백라인(31)을 통해 고압안정화회로(50)에 인가한다.At this time, if the fluctuation of the output high pressure in the high voltage output stage 5 is severe, the detection resistors (R 3 ), (R 4 ) is detected and applied to the high pressure stabilization circuit 50 through the feedback line (31).

여기서, 상기 고압안정화회로(50)는 소정의 전압, 예를들면, 상기 제1FBT(30)의 1차측 코일(N1)에 인가되는 B+전압과 동일한 전압을 입력단자(도시되지 않음)를 통하여 인가받아 동작한다.Here, the high voltage stabilization circuit 50 uses a predetermined voltage, for example, a voltage equal to B + voltage applied to the primary coil N 1 of the first FBT 30. It works by being authorized through.

한편, 상기 고압 안정화회로(50)는 상기 고압출력단(5)의 출력고압이 기준 설정된 출력고압보다 높으면, 상기 고압 안정화회로(50)에 공급되는 B'전압보다 낮게 보정한 전압을 라인(51)을 통하여 제2 FBT(40)의 1차측코일(N1)에 출력시킨다.On the other hand, the high pressure stabilization circuit 50, if the output high pressure of the high voltage output stage 5 is higher than the standard output high pressure, the line (51) to correct the voltage lower than the B 'voltage supplied to the high pressure stabilization circuit (50) Through the output to the primary coil (N 1 ) of the second FBT (40).

이어서 상기 트랜지스터(Q3)는 상기 수평드라이브 펄스 입력단(4)에 인가되는 펄스에 의해 제어되어 온 동작하면, 제2FBT(40)의 1차측 코일(N1)에 감소된 B+보상전압이 인가되므로 2차측 코일(N2)에 유기되는 고압은 감소된다.Subsequently, when the transistor Q 3 is controlled and controlled by a pulse applied to the horizontal drive pulse input terminal 4, the reduced B + compensation voltage is applied to the primary coil N 1 of the second FBT 40. Therefore, the high pressure induced in the secondary coil N 2 is reduced.

따라서, 상기 제1FBT(30)의 2차측 코일(N2)에 전달되는 출력고압이 감소되어 기준설정된 출력고압에 적절하게 보상되어 출력된다.Therefore, the output high pressure transmitted to the secondary coil N 2 of the first FBT 30 is reduced and properly compensated for the reference output high pressure.

이와 반대로 상기 고압 안정화 회로(50)는 상기 고압 출력단(5)의 출력고압이 기준설정된 출력고압보다 낮으면, 라인(51)을 통하여 제2FBT(40)의 1차측 코일(N1)에 B+전압보다 높게 보정한 전압을 출력시킨다. 이어서 상기 트랜지스터(Q3)는 상기 수평드라이브 펄스 입력단(4)에 인가되는 펄스에 의해 제어되어 온 동작하면, 제2FBT(40)의 1차측 코일(N1)에 증가된 B+보상전압이 인가되므로 2차측 코일(N2)에 유기되는 고압은 더욱 증가된다.On the contrary, when the output high pressure of the high voltage output stage 5 is lower than the reference output high pressure, the high pressure stabilization circuit 50 may connect B + to the primary coil N 1 of the second FBT 40 through the line 51. Output the corrected voltage higher than the voltage. Subsequently, when the transistor Q 3 is controlled and controlled by a pulse applied to the horizontal drive pulse input terminal 4, an increased B + compensation voltage is applied to the primary coil N 1 of the second FBT 40. Therefore, the high pressure induced in the secondary coil N 2 is further increased.

따라서, 상기 제1FBT(30)의 2차측 코일(N2)에 전달되는 출력고압이 증가되어 기준 설정된 출력고압에 직절하게 보상되어 출력된다.Therefore, the output high pressure transmitted to the secondary coil N 2 of the first FBT 30 is increased to be directly compensated for and outputted to the reference set output high pressure.

이와같이 구성함으로써 제1의 FBT의 빔전류 변화에 따른 출력고압의 변도시 이를 보상하기 위하여 보상된 B+전압이 고압안정화회로에 의해 제2의 FBT에 공급되므로 상기 제1의 FBT출력은 항상 일정한 출력고압을 유지할 수 있다.In such a configuration, the first FBT output is always constant because the compensated B + voltage is supplied to the second FBT by the high voltage stabilization circuit to compensate for variations in the output high voltage according to the change in the beam current of the first FBT. High pressure can be maintained.

따라서 본 고안은 제1FBT(30)의 1차코일에 보상된 B+전압을 인가하지 않고, 일정한 B+전압이 직접 인가되므로 편향요오크의 수평 코일에 일정한 전력이 공급되어 화면의 진폭이 일정하게 되는 선명한 화면을 얻을수 있는 효과가 있다.Therefore, the present invention does not apply the compensated B + voltage to the primary coil of the first FBT 30, and since a constant B + voltage is directly applied, constant power is supplied to the horizontal coil of the deflection yoke so that the amplitude of the screen is constant. It is effective to get a clear screen.

뿐만 아니라 본 고안은 제1FBT의 출력전압보다 낮은 출력전압을 갖는 제2FBT을 사용할 수 있어 저전압 저전류용 상기 고압안정화회로의 채택이 가능하므로 제품의 소형화와 원가절감에도 기여할 수 있는 뛰어난 장점이 있다.In addition, the present invention can use the second FBT having an output voltage lower than the output voltage of the first FBT, so that the high-voltage stabilization circuit for low voltage and low current can be adopted, which can contribute to miniaturization and cost reduction of the product.

Claims (1)

TV 수평회로의 FBT 빔전류 변화에 따라 변동되는 출력고압을 안정화시키는 회로에 있어서, 스위칭 트랜지스터(Q2)의 온, 오프에 따라 1차측에 일정한 B+전압이 인가되어 2차측에 고압을 출력시키는 제1FBT(30)와, 상기 제1FBT(30)의 출력고압변동을 피드백 검출하여 상기 B+전압의 보상 전압을 출력하는 고압 안정화회로 (50)와, 스위칭 트랜지스터(Q3)의 온, 오프에 따라 상기 고압안정화회로(50)의 출력을 1차측에 입력하고 유기되는 2차전압을 상기 제1FBT(30)의 2차측에 출력하여 상기 제1FBT(30)의 출력고압을 안정화시키는 제2FBt(40)를 포함하는 고압안정화 회로.In a circuit for stabilizing an output high voltage that varies with the FBT beam current change of a TV horizontal circuit, a constant B + voltage is applied to the primary side as the switching transistor Q 2 is turned on and off to output a high voltage to the secondary side. to on and off of the 1FBT (30) and said first 1FBT (30) outputs high-voltage stabilization circuit 50 for outputting a compensation voltage at the B + voltage by feeding back the detection high-pressure variation in the switching transistor (Q 3) Accordingly, the second FBt 40 which inputs the output of the high voltage stabilization circuit 50 to the primary side and outputs the induced secondary voltage to the secondary side of the first FBT 30 to stabilize the output high pressure of the first FBT 30. High pressure stabilization circuit comprising a).
KR2019900018068U 1990-11-23 1990-11-23 High voltage stabilization circuit KR930003563Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900018068U KR930003563Y1 (en) 1990-11-23 1990-11-23 High voltage stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900018068U KR930003563Y1 (en) 1990-11-23 1990-11-23 High voltage stabilization circuit

Publications (2)

Publication Number Publication Date
KR920010710U KR920010710U (en) 1992-06-17
KR930003563Y1 true KR930003563Y1 (en) 1993-06-19

Family

ID=19305779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900018068U KR930003563Y1 (en) 1990-11-23 1990-11-23 High voltage stabilization circuit

Country Status (1)

Country Link
KR (1) KR930003563Y1 (en)

Also Published As

Publication number Publication date
KR920010710U (en) 1992-06-17

Similar Documents

Publication Publication Date Title
US4588929A (en) Power supply and deflection circuit providing multiple scan rates
US4939429A (en) High voltage regulator circuit for picture tube
JP2641190B2 (en) Raster width adjustment device
US4536684A (en) Multiple scan rate deflection circuit incorporating scan compensation
KR930004007B1 (en) Horizontal deffection circuit
CA1213366A (en) Television receiver power supply regulation responding to beam current changes
US4675581A (en) Raster positioning circuit for a deflection system
KR930003563Y1 (en) High voltage stabilization circuit
GB2154838A (en) Frequency switching circuit for multiple scan rate video display apparatus
KR0128400Y1 (en) Horizontal dynamic regulator compensation circuit of image display system
KR910002945Y1 (en) Power supply circuit for tv crt
JPS6012873A (en) Correcting circuit of black level of television receiver
US6274989B1 (en) Dynamic damping clamper arrangement associated with s-shaping capacitor
US5220252A (en) Focus voltage correction circuit for cathode ray tubes
KR930006836B1 (en) High voltage output stabilization circuit
KR920007329Y1 (en) High voltage stabilization circuit
KR920000912Y1 (en) High voltage stabilization circuit
KR910003670Y1 (en) Vertical size compensating circuit
JP2692445B2 (en) Horizontal deflection high voltage generation circuit
KR910002952Y1 (en) Laster sensor control circuit for color monitor
KR940007705Y1 (en) Stabilization circuit of power supply
JPH01318465A (en) Screen distortion correcting circuit
KR910001465Y1 (en) Deflecting voltage sourse compensating circuit of multi-horizontal frequency
KR920007328Y1 (en) High voltage stabilization circuit
KR930007985B1 (en) High voltage stabilization circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961122

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee