KR930002904Y1 - Mode selection compensation circuit for multi-sound signal detector - Google Patents
Mode selection compensation circuit for multi-sound signal detector Download PDFInfo
- Publication number
- KR930002904Y1 KR930002904Y1 KR2019880018209U KR880018209U KR930002904Y1 KR 930002904 Y1 KR930002904 Y1 KR 930002904Y1 KR 2019880018209 U KR2019880018209 U KR 2019880018209U KR 880018209 U KR880018209 U KR 880018209U KR 930002904 Y1 KR930002904 Y1 KR 930002904Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- mode selection
- output
- voice
- mode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
- H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 블럭도.1 is a conventional block diagram.
제2도는 본 고안의 블럭도.2 is a block diagram of the present invention.
제3도는 본 고안의 모드선택 보상회로도.3 is a mode selection compensation circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 음성중간 주파수 복조회로 20 : 음성다중신호 복조회로10: voice intermediate frequency demodulation circuit 20: voice multiple signal demodulation circuit
30 : 마이크로 프로세서 40 : 모드선택 보상회로30: microprocessor 40: mode selection compensation circuit
본 고안은 음성다중 수신기의 모드선택 보상회로에 관한 것으로, 특히 음성다중 신호 복조회로의 모드선택 보상회로에 관한 것이다.The present invention relates to a mode selection compensation circuit of a voice multiple receiver, and more particularly, to a mode selection compensation circuit of a voice multiple signal demodulation circuit.
제1도는 종래의 음성다중 신호 복조회로의 출력모드 선택회로도로서, 음성다중 방송상태의 입력신호인 음성중간 주파수(Audio Intermidiate Frequency : AIF) 신호가 단자(9)로 입력되면, 음성중간주파수 복조회로(10)는 이를 복합음성신호(Complex Audio Signal : CAS)로 복조하여 음성다중신호 복조회로(20)로 출력한다.1 is an output mode selection circuit diagram of a conventional voice multiple signal demodulation circuit. When an audio intermediate frequency (AIF) signal, which is an input signal in a voice multiple broadcast state, is input to the terminal 9, the voice intermediate frequency demodulation is performed. The inquiry path 10 demodulates this into a complex audio signal (CAS) and outputs it to the voice multiple signal demodulation circuit 20.
상기 음성다중신호 복조회로(20)은 복합음성신호(CAS)를 복조하여 내부의 모드 선택 단자로 인가한다. 그리고 제한된 포트를 가진 마이크로 프로세서(30)가 상기 음성다중신호 복조회로(20)의 출력모드를 선택하기 위하여 모드신호를 출력하며, 이 모드에는 모노모르, 음성다중 프로그램 모드 및 스테레오 모드가 있다. 상기 음성다중신호 복조회로(20)는 상기 마이크로 프로세서(30)의 모드선택 신호에 따라 복합음성신호의 음성다중 프로그램(Second Audio Program : SAP)신호 또는 스테레오 신호를 검출하는 동시에 L채널 및 R채널로 해당 음성신호를 출력한다. 상기 음성다중 프로그램신호란 주음성신호(Main Audio Signal)와 부음성(Sub Audio Signal)을 모국어와 외국어로 방송될 때 이를 나타내기 위하여 복합음성신호(CAS)에서 파이롯트(Pilot)를 검출한 신호이다. 따라서 음성다중신호 복조회로(20)은 입력신호가 스테레오 방송의 복합음성신호(CAS)일 때, 스테레오 신호를 검출하는 동시에 복합음성신호(CAS)를 복조하여 L채널 오디오 신호와 R채널 오디오 신호를 분리출력한다. 또한 모노방송시 상기 음성다중 프로그램(SAP)신호 또는 스테레오 신호가 검출되지 않으며, 음성신호는 L 및 R채널을 통해 출력된다.The voice multiple signal demodulation circuit 20 demodulates the complex voice signal CAS and applies it to an internal mode selection terminal. The microprocessor 30 having a limited port outputs a mode signal to select the output mode of the voice multiple signal demodulation circuit 20, which includes a mono-mor, a voice multiple program mode and a stereo mode. The voice multiple signal demodulation circuit 20 detects a voice multiple program (SAP) signal or a stereo signal of a composite voice signal according to the mode selection signal of the microprocessor 30, and simultaneously performs L and R channels. To output the corresponding audio signal. The voice multiple program signal is a signal obtained by detecting a pilot from a composite voice signal (CAS) to indicate when a main audio signal and a sub audio signal are broadcasted in a native language and a foreign language. . Therefore, when the input signal is a complex voice signal (CAS) of stereo broadcasting, the voice multiple signal demodulation circuit 20 detects a stereo signal and demodulates the complex voice signal (CAS) at the same time. Outputs separately. In addition, when a mono broadcast, the voice multiple program (SAP) signal or a stereo signal is not detected, and the voice signal is output through the L and R channels.
상기와 같이 출력하는 종래의 모드선택방법은 제한된 제어포트를 가진 마이크로 프로세서(30)에서 음성다중신호 복조회로(20)의 출력 모드를 제어하는데, 상기 마이크로 프로세서(30)에서 출력되는 출력모드신호가 a=하이, b=하이 상태일 때 음성다중 방송이나 모노 또는 스테레오 방송시 출력이 되지 않거나, 한쪽에만 출력되는 경우가 발생하기 때문에 출력단의 활용이 비효율적이고 사용자가 사용기기의 고장으로 오인할 수 있는 소지가 있었다.The conventional mode selection method for outputting as described above controls the output mode of the voice multiple signal demodulation circuit 20 in the microprocessor 30 having the limited control port, and outputs the output mode signal output from the microprocessor 30. When a = high and b = high, the output may not be output during voice multicasting, mono or stereo broadcasting, or may be outputted only on one side. There was possession.
따라서 본 고안의 목적은 마이크로 프로세서에서 출력되는 출력모드선택신호가 어떤 경우에라도 음성다중신호 복조회로(20)내 출력모드단자에서 선택된 음성신호가 출력될 수 있는 모드선택 보상회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a mode selection compensation circuit capable of outputting a voice signal selected from an output mode terminal in the voice multiple signal demodulation circuit 20 even when the output mode selection signal output from the microprocessor is any.
이하 본 고안을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
제2도는 본 고안에 따른 블럭도로서 제1도에서 설명한 바와 같이 마이크로 프로세서(30)의 모드선택신호 출력과 음성다중신호 복조회로(20)의 음성다중 프로그램(SAP) 검출신호를 입력하여 소정모드 제어신호에서 상기 음성다중 복조회로(20)가 음성신호를 출력할 수 있도록 모드선택 보상신호를 출력하는 보상회로(40)를 상기 마이크로 프로세서(30)와 음성다중 복조회로(20) 사이에 연결하며, 상기 구성 이외의 블럭기능 및 참조번호는 제1도와 동일하게 구성된다.FIG. 2 is a block diagram according to the present invention. As shown in FIG. 1, the mode selection signal output of the microprocessor 30 and the voice multiple program (SAP) detection signal of the voice multiple signal demodulation circuit 20 are inputted. Between the microprocessor 30 and the voice multiple demodulation circuit 20, a compensation circuit 40 for outputting a mode selection compensation signal to allow the voice multiple demodulation circuit 20 to output a voice signal in a mode control signal. In addition, the block functions and reference numerals other than the above configuration are configured in the same manner as in FIG.
제3도는 제2도의 모드선택 보상회로(40)의 구체회로도로서, 저항(R1,R2)와 트랜지스터(Q1)로 구성되어 소정 제1모드선택신호(A)를 공급전압으로 변환하여 반전 출력하는 제1전압변환회로(41)와, 다이오드(D1,D2) 및 낸드게이트(G1,G2)로 구성되어 상기 제1전압변환회로의 출력과 음성다중 프로그램신호(SAP)를 논리조합하여 보상된 제1모드선택신호를 출력하는 제1보상부(42)와, 저항(R3,R4)와 트랜지스터(Q2)로 구성되어 소정 제2모드선택신호(B)를 공급전압으로 변환하여, 반전 출력하는 제2전압변환회로(43)와, 낸드게이트(G3) 및 다이오드(D3,D4) 및 낸드게이트(G4) 구성되어 상기 제2전압변환회로의 출력을 반전한 후, 음성다중 프로그램신호와 논리조합하여 보상된 제2모드선택신호를 출력하는 제2보상부(44)로 구성된다.FIG. 3 is a detailed circuit diagram of the mode selection compensation circuit 40 of FIG. 2 and includes resistors R1 and R2 and a transistor Q1 to convert a predetermined first mode selection signal A into a supply voltage to invert and output the same. A first voltage conversion circuit 41, diodes D1 and D2, and NAND gates G1 and G2, which are compensated by logically combining the output of the first voltage conversion circuit and the voice multiple program signal SAP. A first compensator 42 for outputting a mode selection signal, resistors R3 and R4, and a transistor Q2 for converting the predetermined second mode selection signal B into a supply voltage and inverting the output voltage; A second voltage conversion circuit 43, a NAND gate G3, diodes D3 and D4, and a NAND gate G4, inverts the output of the second voltage conversion circuit, and then logically combines with the voice multiple program signal. And a second compensator 44 for outputting the compensated second mode selection signal.
이하 본 고안을 상기 제2,3도를 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 2 and 3.
단자(9)로 음성중간주파수신호(AIF)가 입력되면 음성중간주파수 복조회로(10)는 전술한 바와 같이 음성중간주파수신호(AIF)를 복합음성신호(CAS)로 복조하여 음다중신호 복조회로(20)로 출력된다.When the voice intermediate frequency signal AIF is input to the terminal 9, the voice intermediate frequency demodulation circuit 10 demodulates the voice intermediate frequency signal AIF into a complex voice signal CAS as described above and demodulates the sound multiple signal. It is output to the inquiry path 20.
상기 음성다중신호 복조회로(20)는 수신된 복합음성신호(CAS)를 복조하여 음성다중 프로그램(SAP)신호를 검출하는데, 상기 음성다중 프로그램신호(SAP)는 음성다중 방송시 “로우”(LOW)신호를 출력하고 음성다중 방송이 없을 시 “하이”(HIGH) 신호를 출력한다. 이때 모드선택 보상회로(40)는 상기 음성다중신호 복조회로(20)의 음성다중 프로그램(SAP)검출신호와 마이크로 프로세서(30)의 제1 및 제2모드선택신호를 입력하여 임의의 모드제어신호(A=하이, B=하이)가 출력하여도 음성다중신호 복조회로(20)가 음성신호를 출력할 수 있도록 모드선택신호를 보상하는데 그 동작은 하기와 같다.The voice multiple signal demodulation circuit 20 demodulates the received complex voice signal CAS to detect a voice multiple program (SAP) signal, and the voice multiple program signal (SAP) is “low” during voice multiple broadcast. LOW) signal and outputs “HIGH” signal when there is no voice broadcasting. At this time, the mode selection compensation circuit 40 inputs a voice multiple program (SAP) detection signal of the voice multiple signal demodulation circuit 20 and the first and second mode selection signals of the microprocessor 30 to control an arbitrary mode. Even if a signal (A = high, B = high) is output, the voice multiple signal demodulation circuit 20 compensates the mode selection signal so that the audio signal can be output. The operation is as follows.
제3도에서 보면 제1모드선택신호(A)는 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 인가되고, 제2모드선택신호(B)는 저항(R3)을 통해 트랜지스터(Q2)의 베이스에 인가된다. 이때 상기 트랜지스터(Q1,Q2)는 로우(LOW) 또는 하이(HIGH)의 제1 및 제2모드선택신호를 공급전압(Vcc)으로 반전시켜주는 DC-TO-DC인버터 역할을 한다. 또한 상기 음성다중 프로그램(SAP) 검출신호는 음성다중 복조회로(20)의 모드선택 보상을 위하여 다이오드(D2,D4)에 인가된다. 이때 단자(1)에 입력된 A신호는 Q1을 통해 로(LOW) 또는 하이(Vcc전압)으로 반전되고, 단자(3)으로 입력된 SAP신호와 반전 제1모드선택신호(A)가 각각 다이오드(D1,D2)을 통과하면 노드점(N1)의 값은신호가 된다. 상기 노드점(N1)의 신호는 낸드게이트(G1,G2)를 통과하여 단자(4)로 출력되어 음성다중신호 복조회로(20)의 모드선택단자에 입력된다.In FIG. 3, the first mode selection signal A is applied to the base of the transistor Q1 through the resistor R1, and the second mode selection signal B is applied to the transistor Q2 through the resistor R3. Is applied to the base. In this case, the transistors Q1 and Q2 serve as DC-TO-DC inverters for inverting the first and second mode selection signals of low or high to the supply voltage Vcc. In addition, the voice multiple program (SAP) detection signal is applied to diodes D2 and D4 for mode selection compensation of the voice multiple demodulation circuit 20. At this time, the A signal input to the terminal 1 is inverted to low or high (Vcc voltage) through Q1, and the SAP signal input to the terminal 3 and the inverted first mode selection signal A are diodes, respectively. When passing through (D1, D2), the value of the node point (N1) is It becomes a signal. The signal of the node point N1 is output to the terminal 4 through the NAND gates G1 and G2 and input to the mode selection terminal of the voice multiple signal demodulation circuit 20.
또한, 단자(2)에 입력된 B신호는 트랜지스터(Q2)을 통해 로우 또는 하이(Vcc전압)으로 반전되고, 이 신호는 낸드게이트(G3)를 통과하면 다시 반전된다. 이때 단자(3)으로 입력된 음성다중 프로그램(SAP)신호와 상기 반전 제2모드선택신호(B)가 각각 다이오드(D3,D4)를 통과하면 노드점(N2)의 값은 B U SAP신호가 된다. 상기 노드점(N2)의 신호는 다시 낸드게이트(G4)을 통해가 되며, 이 신호는 음성다중신호 복조회로(20)의 모드선택단자로 인가되어 음성다중신호 복조회로(20)의 출력을 제어한다.In addition, the B signal input to the terminal 2 is inverted to low or high (Vcc voltage) through the transistor Q2, and this signal is inverted again when passing through the NAND gate G3. At this time, when the voice multiple program (SAP) signal input to the terminal 3 and the inverted second mode selection signal B pass through the diodes D3 and D4, respectively, the value of the node point N2 becomes a BU SAP signal. . The signal of the node point N2 is again passed through the NAND gate G4. This signal is applied to the mode selection terminal of the voice multiple signal demodulation circuit 20 to control the output of the voice multiple signal demodulation circuit 20.
따라서 상기 모드선택 보상회로(40)는 제1 및 제2모드선택신호(A,B)가 특정모드(A=하이, B=하이)가 되더라도, 모드를 바꾸어 음성다중신호 복조회로(20)에 인가하므로서 음성다중신호 복조회로(20)는 항상 선택된 음성신호를 출력할 수 있게 된다.Therefore, even if the first and second mode selection signals A and B become a specific mode (A = high, B = high), the mode selection compensation circuit 40 switches the modes so as to change the voice multiple signal demodulation circuit 20. The audio multiple signal demodulation circuit 20 can always output the selected audio signal by applying to.
상술한 바와 같이 음성다중 방송 수신기에서 음성다중 방송신호를 분리 출력하게 되는데, 선택된 음성신호가 출력되지 않는 경우를 제거함으로서 어떤 출력모드 선택시에도 방송 포멧에 따라 음성다중신호를 출력시켜 시청자가 안정하게 청취할 수 있도록 하는 잇점이 있다.As described above, the voice multi-broadcast receiver separates and outputs the voice multi-broadcast signal. By eliminating the case in which the selected voice signal is not output, the user can stably output the voice multi-signal according to the broadcast format when selecting any output mode. There is an advantage to being able to listen.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880018209U KR930002904Y1 (en) | 1988-11-04 | 1988-11-04 | Mode selection compensation circuit for multi-sound signal detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880018209U KR930002904Y1 (en) | 1988-11-04 | 1988-11-04 | Mode selection compensation circuit for multi-sound signal detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900011122U KR900011122U (en) | 1990-06-04 |
| KR930002904Y1 true KR930002904Y1 (en) | 1993-05-24 |
Family
ID=19281215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880018209U KR930002904Y1 (en) | 1988-11-04 | 1988-11-04 | Mode selection compensation circuit for multi-sound signal detector |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930002904Y1 (en) |
-
1988
- 1988-11-04 KR KR2019880018209U patent/KR930002904Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900011122U (en) | 1990-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930002904Y1 (en) | Mode selection compensation circuit for multi-sound signal detector | |
| US4959859A (en) | FM Channel separation adjustment | |
| US3952161A (en) | Audio processor circuit for an FM-stereo radio receiver | |
| KR840001039A (en) | TV audio signal receiver | |
| IE903582A1 (en) | Ecl-ttl signal level converter | |
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| US4405834A (en) | Circuit for receiving two-tone/stereophonic programs | |
| US4159482A (en) | Television receiver having a demodulator circuit for demodulating a television signal modulated on a carrier | |
| US4691357A (en) | Stereophonic receiving circuit providing improved switching characteristics between stereophonic and monaural modes | |
| US4710958A (en) | Circuit for controlling separation and high-cut operation of a stereo demodulator in an FM radio receiver | |
| KR930005227Y1 (en) | Mono-sound output compensation circuit for stereo sound broadcasting system | |
| KR960008946B1 (en) | Signal connecting circuit device | |
| KR940017276A (en) | Voice Multicasting Reception System | |
| KR960012928B1 (en) | Stereo/mono converting circuit | |
| KR950013219A (en) | Voice characteristic switching circuit according to broadcasting mode | |
| JPH0537325A (en) | Semiconductor integrated circuit | |
| US4280101A (en) | Stereophonic signal demodulation circuit | |
| KR100709940B1 (en) | Separation adjusting circuit | |
| JPS6128427Y2 (en) | ||
| GB2029173A (en) | Frequnency-modulation stereophonic receiver | |
| JPH048680Y2 (en) | ||
| KR900004474Y1 (en) | Control circuit for wide sound television | |
| KR920004342Y1 (en) | Demodulation circuit of compensating sound quantity | |
| JP2895857B2 (en) | FM stereo receiver | |
| JPS5926667Y2 (en) | Control signal generation circuit for synthesizer tuner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030328 Year of fee payment: 11 |
|
| EXPY | Expiration of term |