JPS6128427Y2 - - Google Patents

Info

Publication number
JPS6128427Y2
JPS6128427Y2 JP1980063377U JP6337780U JPS6128427Y2 JP S6128427 Y2 JPS6128427 Y2 JP S6128427Y2 JP 1980063377 U JP1980063377 U JP 1980063377U JP 6337780 U JP6337780 U JP 6337780U JP S6128427 Y2 JPS6128427 Y2 JP S6128427Y2
Authority
JP
Japan
Prior art keywords
right channel
stereo
reception mode
output lines
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980063377U
Other languages
Japanese (ja)
Other versions
JPS56165446U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980063377U priority Critical patent/JPS6128427Y2/ja
Publication of JPS56165446U publication Critical patent/JPS56165446U/ja
Application granted granted Critical
Publication of JPS6128427Y2 publication Critical patent/JPS6128427Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【考案の詳細な説明】 本考案はステレオ受信機のノイズ消去装置に関
し、特にマルチプレツクス復調回路においてステ
レオ及びモノラル受信モード切換時に発生する切
換ノイズを消去するノイズ消去装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a noise canceling device for a stereo receiver, and more particularly to a noise canceling device for canceling switching noise generated when switching between stereo and monaural reception modes in a multiplex demodulation circuit.

FMステレオ受信機においては一般に、電界強
度が弱くS/Nが著しく劣化する場合や何等かの
要因で離調状態となつた場合には、ステレオ受信
モードからモノラル受信モードへ強制的に切換え
てS/Nの劣化を抑止する回路構成とされる。マ
ルチプレツクス復調回路において、かゝる受信モ
ードの切換時に切換ノイズが発生することは避け
られないが、当該ノイズをできるだけ抑えるため
に、マルチプレツクス復調回路の集積回路素子の
選別を行つているのが現状である。かゝる方法で
はその選別に時間と労力を要することまた選別後
の集積回路素子数が十分でないこと等の欠点があ
る。
In general, in FM stereo receivers, when the electric field strength is weak and S/N deteriorates significantly, or when the detuning occurs due to some reason, the receiver is forced to switch from stereo reception mode to monaural reception mode. /N has a circuit configuration that suppresses deterioration. In a multiplex demodulation circuit, it is inevitable that switching noise will occur when switching between reception modes, but in order to suppress this noise as much as possible, the integrated circuit elements of the multiplex demodulation circuit are selected. This is the current situation. Such a method has drawbacks such as the time and effort required for selection and the insufficient number of integrated circuit elements after selection.

本考案の目的はマルチプレツクス復調回路にお
けるステレオ及びモノラル受信モードの切換えノ
イズを簡単な構成にて除去可能としたステレオ受
信機のノイズ消去装置を提供することである。
An object of the present invention is to provide a noise canceling device for a stereo receiver that can eliminate switching noise between stereo and monaural reception modes in a multiplex demodulation circuit with a simple configuration.

本考案のノイズ消去装置は、マルチプレツクス
復調出力である左右チヤンネル出力に含まれる高
域ノイズ成分が互いに逆相の関係にて現出すると
いう事実に基づきなされたものであり同様にモノ
ラル、ステレオ切換ノイズも高域ノイズ成分が主
体であることから同じく互いに逆相の関係にて出
力される事実に鑑みてなされたものであつて、そ
の特徴とするところはモノラル受信モード指令信
号に応答して左右チヤンネル信号出力ライン間を
短絡するようにし、またステレオ受信モード指令
信号に応答して所定期間だけ左右チヤンネル信号
出力ラインを短絡後徐々に開放状態に制御するよ
うにしたことにある。
The noise canceling device of the present invention is based on the fact that high-frequency noise components included in the left and right channel outputs, which are multiplex demodulation outputs, appear in an antiphase relationship with each other, and can similarly be switched between monaural and stereo. This was done in consideration of the fact that the noise is mainly high-frequency noise components, so they are output in opposite phases to each other. The channel signal output lines are short-circuited, and the left and right channel signal output lines are short-circuited and then gradually opened for a predetermined period in response to a stereo reception mode command signal.

以下に図面を参照しつつ本考案を説明する。 The present invention will be explained below with reference to the drawings.

第1図は本考案の一実施例の回路図であり、1
はFM検波出力(図示せず)を受けて左右チヤン
ネル信号出力ライン2,3へ夫々左右チヤンネル
信号を分離復調するMPX(マルチプレツクス)
復調回路である。左右チヤンネル信号はそれぞれ
コンデンサC1及びC2、抵抗R1及び、更には抵
抗R3及びR4を介して出力される。
FIG. 1 is a circuit diagram of an embodiment of the present invention.
is an MPX (multiplex) that receives the FM detection output (not shown) and separates and demodulates the left and right channel signals to the left and right channel signal output lines 2 and 3, respectively.
This is a demodulation circuit. The left and right channel signals are output via capacitors C 1 and C 2 , resistors R 1 and 2 , and further resistors R 3 and R 4 , respectively.

そしてステレオ及びモノラル受信モードの切換
がトランジスタQ1及びコレクタ抵抗R5より成る
制御回路4によりなされるが、トランジスタQ1
のオンオフ制御はそのベースへ印加される各受信
モード指令信号に応じて行われる。すなわち、通
常のステレオ受信状態においては当該指令信号は
高レベルとなつており、よつてトランジスタQ1
がオンとなつてMPX回路1へ低レベルの制御信
号が印加されてステレオ受信モードとなり、左右
チヤンネル信号が夫々出力ライン2及び3へ分離
導出されている。
Switching between stereo and monaural reception modes is performed by a control circuit 4 consisting of a transistor Q 1 and a collector resistor R 5 .
The on/off control of is performed in response to each reception mode command signal applied to its base. That is, in the normal stereo reception state, the command signal is at a high level, and therefore the transistor Q 1
is turned on and a low-level control signal is applied to the MPX circuit 1 to enter the stereo reception mode, and left and right channel signals are separated and led out to output lines 2 and 3, respectively.

また電界強度が低下したり離調状態になると強
制モノラル受信モード指令信号すなわち低レベル
の信号がトランジスタQ1のベースに印加される
から、トランジスタQ1はオフとなりMPX回路1
へは抵抗R6及びコレクタ抵抗R5を介して高レベ
ルの制御信号が印加されて強制モノラルモードと
なり、両出力ライン2及び3へは左右チヤンネル
信号の和(L+R)が共に出力されてS/Nの劣
化を防いでいる。尚、モノラル及びステレオ受信
モード指令信号の発生回路は特に図示しないが周
知の構成が用いられる。
Furthermore, when the electric field strength decreases or becomes out of tune, a forced monaural reception mode command signal, that is, a low-level signal, is applied to the base of transistor Q 1 , so transistor Q 1 is turned off and MPX circuit 1
A high level control signal is applied to the resistor R6 and the collector resistor R5 to set the forced monaural mode, and the sum of the left and right channel signals (L+R) is output to both output lines 2 and 3, resulting in S/ Prevents N deterioration. Incidentally, the circuit for generating the monaural and stereo reception mode command signals is not particularly shown in the drawings, but a well-known configuration is used.

更に、本考案においては両チヤンネルの出力ラ
イン2及び3を短絡、開放状態に制御するために
両ライン間に接続されたPチヤンネルFET(電
界効果トランジスタ)Q2及びこのトランジスタ
Q2のゲート制御信号を発生するトランジスタQ3
更には抵抗R7とコンデンサC3とから成る時定数
回路とが設けられている。そしてトランジスタ
Q1のコレクタ出力が抵抗R8を介してトランジス
タQ3のベース制御入力となつている。
Furthermore, in the present invention, in order to control the output lines 2 and 3 of both channels to be short-circuited or open, a P-channel FET (field effect transistor) Q 2 and this transistor are connected between both lines.
Transistor Q3 that generates the gate control signal for Q2
Furthermore, a time constant circuit consisting of a resistor R 7 and a capacitor C 3 is provided. and transistor
The collector output of Q1 becomes the base control input of transistor Q3 via resistor R8 .

かゝる構成において、トランジスタQ1のベー
ス指令信号が高レベルでステレオ受信モード動作
の場合には、トランジスタQ3のベースは低レベ
ルのためにトランジスタQ3はオフとなつてお
り、よつてFETQ2のゲート信号は高レベルにあ
る。従つて、FETQ2はオフとなつており、両チ
ヤンネル出力ライン2及び3は開放状態にあつて
左右チヤンネル信号が夫々独立に出力されてい
る。この状態で受信モード指令信号が低レベルに
なるとトランジスタQ1がオフとなつてMPX回路
1はモノラルモード動作をなす。この時モード切
換時に瞬時に第2図に示す如き切換ノイズが
MPX復調器1から互いのチヤンネル出力ライン
に逆相で発生するが、トランジスタQ1のオフと
同時にトランジスタQ3がオンとなつてFETQ2
オンせしめ両出力ライン2及び3が抵抗R1,R2
及びFETQ2のオン抵抗により短絡状態となつて
両信号が混合される。よつて逆相のノイズは略消
去されて第3図に示す如くなる。
In such a configuration, when the base command signal of transistor Q 1 is at a high level and the stereo reception mode is operated, the base of transistor Q 3 is at a low level, so transistor Q 3 is off, and therefore the FETQ 2 gate signal is at high level. Therefore, FETQ 2 is off, both channel output lines 2 and 3 are open, and left and right channel signals are output independently. In this state, when the reception mode command signal becomes low level, the transistor Q1 is turned off and the MPX circuit 1 operates in monaural mode. At this time, when switching modes, switching noise as shown in Fig. 2 occurs instantaneously.
They are generated in opposite phases from the MPX demodulator 1 to the channel output lines of each other, but at the same time as transistor Q 1 turns off, transistor Q 3 turns on, turning on FET Q 2 , and both output lines 2 and 3 connect to resistors R 1 and R. 2
Due to the on-resistance of FETQ 2 and FETQ 2 , a short circuit occurs and both signals are mixed. Therefore, the anti-phase noise is almost eliminated, resulting in the result as shown in FIG.

またモノラルモードからステレオモードへの切
換時には、全く逆の動作でもつてFETQ2がオフ
となつて両出力ラインを開放するが、この時抵抗
R7とコンデンサC3による時定数回路の時定数に
基づく遅れ時間に応じてFETQ2のインピーダン
スを緩やかに増加せしめてオン状態を維持して後
オフ状態へ移行することになる。従つて、モノラ
ルからステレオモードへの切換の瞬間からある遅
れ時間だけは第2図に示す逆相の切換ノイズが
FETQ2により混合され、第3図に示す如く当該
ノイズは消去されることになる。
Also, when switching from monaural mode to stereo mode, FETQ 2 turns off and opens both output lines, even though it operates in the opposite way.
The impedance of FETQ 2 is gradually increased in accordance with the delay time based on the time constant of the time constant circuit formed by R 7 and capacitor C 3 to maintain the on state and then transition to the off state. Therefore, for a certain delay time from the moment of switching from monaural to stereo mode, the opposite-phase switching noise shown in Figure 2 will occur.
The noise is mixed by FETQ 2 , and the noise is eliminated as shown in FIG.

以上述べた様に本考案によれば極めて簡単な構
成でMPX復調回路におけるステレオモードとモ
ノラルモード相互間の切換の際に生ずる切換ノイ
ズを防止しうるから、MPX回路素子の選別をな
す必要のない利点がある。
As described above, according to the present invention, switching noise that occurs when switching between stereo mode and monaural mode in the MPX demodulation circuit can be prevented with an extremely simple configuration, so there is no need to select MPX circuit elements. There are advantages.

尚、第1図の回路例は単に例示的なものに過ぎ
ずこれに限定されることなく種々の変形が可能で
ある。
The circuit example shown in FIG. 1 is merely an example, and various modifications can be made without being limited thereto.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の実施例を示す回路図、第2図
は切換ノイズの発生状態を示す図、第3図は第1
図の回路による切換ノイズの消去状態を示す図で
ある。 主要部分の符号の説明、1……MPX復調回
路、2,3……左右チヤンネル信号出力ライン、
4……ステレオ・モノラルモード切換制御回路、
FETQ2……スイツチングトランジスタ。
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is a diagram showing the state of occurrence of switching noise, and Fig. 3 is a circuit diagram showing an embodiment of the present invention.
FIG. 3 is a diagram showing a state in which switching noise is eliminated by the circuit shown in the figure. Explanation of symbols of main parts, 1... MPX demodulation circuit, 2, 3... Left and right channel signal output lines,
4...Stereo/monaural mode switching control circuit,
FETQ 2 ...Switching transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ステレオ受信モード指令信号の応答して受信信
号から左右チヤンネル信号を左右チヤンネル信号
出力ラインに夫々分離導出しかつモノラル受信モ
ード指令信号に応答して前記左右チヤンネル信号
出力ラインへ共に前記左右チヤンネル信号の和信
号を導出する回路と、前記左右チヤンネル信号出
力ライン間に接続された能動素子とを有するステ
レオ受信機のノイズ消去装置であつて、前記モノ
ラル受信モード指令信号に応答して前記能動素子
を素早く導通せしめかつ前記ステレオ受信モード
指令信号に応答して前記能動素子を素早く導通せ
しめて後そのインピーダンスを緩やかに増加せし
める制御手段を備えたことを特徴とするノイズ消
去装置。
In response to a stereo reception mode command signal, the left and right channel signals are separated and derived from the received signal to left and right channel signal output lines, respectively, and in response to a monaural reception mode command signal, the sum of the left and right channel signals is outputted to the left and right channel signal output lines. A noise canceling device for a stereo receiver, comprising a circuit for deriving a signal and an active element connected between the left and right channel signal output lines, wherein the active element is quickly turned on in response to the monaural reception mode command signal. 1. A noise canceling device comprising control means for quickly making the active element conductive in response to the stereo reception mode command signal and then gradually increasing the impedance of the active element.
JP1980063377U 1980-05-09 1980-05-09 Expired JPS6128427Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980063377U JPS6128427Y2 (en) 1980-05-09 1980-05-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980063377U JPS6128427Y2 (en) 1980-05-09 1980-05-09

Publications (2)

Publication Number Publication Date
JPS56165446U JPS56165446U (en) 1981-12-08
JPS6128427Y2 true JPS6128427Y2 (en) 1986-08-23

Family

ID=29657607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980063377U Expired JPS6128427Y2 (en) 1980-05-09 1980-05-09

Country Status (1)

Country Link
JP (1) JPS6128427Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262017B2 (en) * 2007-08-10 2013-08-14 ヤマハ株式会社 Audio signal output device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329043Y2 (en) * 1973-11-19 1978-07-21
JPS54120352U (en) * 1978-02-10 1979-08-23

Also Published As

Publication number Publication date
JPS56165446U (en) 1981-12-08

Similar Documents

Publication Publication Date Title
CA1062342A (en) Stereophonic signal demodulator
US4107614A (en) Muting control circuit for FM receiver
JPS6128427Y2 (en)
US4146747A (en) Fm stereo demodulating device
US4691357A (en) Stereophonic receiving circuit providing improved switching characteristics between stereophonic and monaural modes
US4147986A (en) AM-FM receiver
JPS5931069Y2 (en) Signal switching circuit
KR880000915Y1 (en) Voice signal auto-switching circuit in voice multi-channel broadcasting system
JPH0323722Y2 (en)
JPS5853531B2 (en) stereo demodulation circuit
JPH10229600A (en) Device for switching demodulator continuously from stereo to monaural or vice versa
JPS6114218Y2 (en)
JPS6121883Y2 (en)
JPS6345051Y2 (en)
JPS6241476Y2 (en)
JPH0129868Y2 (en)
JPH0210687Y2 (en)
JPS6338586Y2 (en)
JPH0314868Y2 (en)
JPH0247646Y2 (en)
JPH07212260A (en) Circuit device for suppressing noise
JPS6134771Y2 (en)
JPH0332117Y2 (en)
JPS633237Y2 (en)
JPH033003Y2 (en)