KR930002695B1

KR930002695B1 - High voltage stabilization circuit for fbt

Info

Publication number: KR930002695B1
Application number: KR1019900019538A
Authority: KR
Inventors: 김원식
Original assignee: 삼성전기 주식회사; 서주인
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1993-04-07
Also published as: KR920011227A

Abstract

The circuit converts current variation into a pulse voltage amplitude variation of a auxiliary transformer by using on-time control of a FBT to directly compensate voltage value to the secondary side starting unit of FBT from the secondary side of the auxiliary transformer. The vircuit comprises a variable shunt voltage regulator (60) for detecting the high voltage of output regulation of the FBT by using the voltage when the FBT beam current is zero as a reference voltage, a stabilizer circuit (70) for converting the pulse wave of a third coil (55) into a sine wave having a constant cycle, and a compensation transformer (80) boosted according to the operation time of a FET transistor (FET) to directly control the secondary starting unit of FBT.

Description

FBT high voltage stabilization circuit

제 1 도와 제 2 도는 종래의 회로구성도.1 and 2 are conventional circuit diagrams.

제 3 도는 본 발명의 회로구성도.3 is a circuit diagram of the present invention.

제 4 도는 본 발명에 의한 빔전류와 고압출력과의 관계 그래프도.4 is a graph showing the relationship between the beam current and the high voltage output according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 수평 편향회로 50 : FBT1: horizontal deflection circuit 50: FBT

51 : 브리더 저항 55 : 3차 코일51: breather resistance 55: tertiary coil

60 : 가변 션트 전압 레귤레이터60: variable shunt voltage regulator

70 : 주파수 안정화 회로 80 : 보정트랜스70: frequency stabilization circuit 80: correction transformer

본 발명은 FBT의 고전압 안정회 회로에 관한 것으로, 특히 FET의 온시간 콘트롤로 전류변화를 보조트랜스의 펄스전압 파고치 변화로 연결하여 보조트랜스의 2차측에서 FBT의 2차측 스타트부에 직접 전압을 보상하는 고전압 안정화회로에 관한 것이다.The present invention relates to a high voltage stabilizer circuit of FBT. In particular, the on-time control of the FET connects the current change to the pulse voltage peak value of the auxiliary transformer to directly connect the voltage to the secondary start of the FBT at the secondary side of the auxiliary transformer. It relates to a high voltage stabilization circuit to compensate.

종래 수평편향요우크를 구동하는 제 1 수평 평향회로와 고압안정화를 위한 보정펄스를 발생시키는 제 2 수평편향회로를 가진 고압안정화회로가 있다.There is a high pressure stabilization circuit having a first horizontal deflection circuit for driving a horizontal deflection yoke and a second horizontal deflection circuit for generating a correction pulse for high pressure stabilization.

이 고압 안정화회로는 제 1 도에 표시한 바와같이 트랜지스터(3), 댐퍼다이오우드(4), 공진본덴서(5), 수평편향요우크(6)에 직렬접속한 직류 저지콘덴서(7)로 이루어지고, 플라이백변압기(14)의 1차권선에 수평귀선펄스를 공급하는 제 1 의 수평편향회로(1)와 트랜지스터(9), 댐퍼다이오우드(10), 공진콘덴서(11), 더미요우크(12), 더미요우크(12)에 직렬접속한 직류저지콘덴서(13)로 이루어지고, 플라이백 변압기(14)의 2차권선의 저압측에 접속한 제 2 수평편향회로(2)와 플라이백 변압기의 2차권선출력 전압을 검출하는 블리이더저항(23)과, 1차권선(15)에 공급하는 직류공급전원(19)의 전압을 블리이더저항(23)의 출력에 의해서 제어하여 제 2 수평편향회로(2)의 전원전압으로서 공급하는 전원전압제어회로(20)로 되어있다. 또한 17은 플라이백변압기(14)의 3차 권선이다.This high voltage stabilization circuit is composed of a DC blocking capacitor 7 connected in series to the transistor 3, the damper diode 4, the resonance capacitor 5, and the horizontal deflection yoke 6, as shown in FIG. The first horizontal deflection circuit 1, the transistor 9, the damper diode 10, the resonant capacitor 11, and the dummy yoke (1) for supplying the horizontal retrace pulse to the primary winding of the flyback transformer 14 12) the second horizontal deflection circuit 2 and the flyback, which are composed of a DC blocking capacitor 13 connected in series to the dummy yoke 12 and connected to the low voltage side of the secondary winding of the flyback transformer 14; The voltage of the bleeder resistor 23 for detecting the secondary winding output voltage of the transformer and the DC supply power supply 19 supplied to the primary winding 15 is controlled by the output of the bleeder resistor 23 for the second The power supply voltage control circuit 20 supplies as a power supply voltage of the horizontal deflection circuit 2. 17 is the tertiary winding of the flyback transformer 14.

상기와 같이 구성된 종래의 고압안정화회로에 수평드라이브퍼스(18)를 공급하면, 제 1 수평편향회로(1)는 편향요우크(6)를 구동하는 동시에 수평귀선기간에 공진콘덴서(5)와 편향요우크(6)에 의해서 공진한 플라이백펄스전압(V_p1)을 1차권선(15)을 통하여 2차권선(16)에 발생시켜 브라운관의 양극전압을 생선시킨다.When the horizontal drive 18 is supplied to the conventional high pressure stabilization circuit configured as described above, the first horizontal deflection circuit 1 drives the deflection yoke 6 and deflects the resonance capacitor 5 in the horizontal return period. The flyback pulse voltage V _p1 resonated by the yoke 6 is generated in the secondary winding 16 through the primary winding 15 to produce the anode voltage of the CRT.

이 경우에 제 1 수평편향회로(1)에는 직류공급전원(19)으로부터 일정한 직류전압이 공급되어 있기때문에 플라이백펄스전압(V_p1)의 변화는 없고, 2차권선(16)의 출력전압의 변화도 없다.In this case, since the first horizontal deflection circuit 1 is supplied with a constant DC voltage from the DC power supply 19, there is no change in the flyback pulse voltage V _p1 , and the output voltage of the secondary winding 16 There is no change.

또 제 2 수평편향회로(2)는 수평드라이브펄스(18)에 의해 구동되고, 수평귀선기간에 공진콘덴서(11)오 더미요우크(12)에 의해 공진된 플라이백펄스전압(V_p2)을 발생시키고 이 플라이백펄스전압(V_p2)은 2차 권선(16)의 저압측에 공급된다.In addition, the second horizontal deflection circuit 2 is driven by the horizontal drive pulse 18, and the flyback pulse voltage V _p2 resonated by the resonance capacitor 11 and the dummy yoke 12 in the horizontal return period. And the flyback pulse voltage V _p2 is supplied to the low voltage side of the secondary winding 16.

V_cc는 제어회로(20)를 통하여 공급되는 전압을, L_D는 더미요우크(12)의 인덕턴스를 Cr₂는 공진콘덴서(11)의 용량을, tH는 수평편향기간(63.5㎲)을 표시하고 있다. 따라서 V_cc를 변화시키므로써 플라이백펄스전압(V_p2)을 변화시킬 수 있다.V _cc denotes the voltage supplied through the control circuit 20, L _D denotes the inductance of the dummy yoke 12, Cr ₂ denotes the capacitance of the resonant capacitor 11, and tH denotes the horizontal deflection period (63.5 Hz). Doing. Therefore, the flyback pulse voltage (V _p2 ) can be changed by changing V _cc .

지금 브라운관(도시않음)의 휘도가 상승하여 2차권선(16)의 부하전류가 증가하면 2차권선(16)의 출력전압(21)은 저하한다. 2차권선(16)의 출력전압(21)의 저하는 불리이더 저항(23)에 의해 검출되고 제어회로(20)는 제 2 수평편향회로(2)에 공급되는 직류전압을 증가시킨다. 따라서, 2차권선(16)에 공급하는 플라이백펄스전압(V_p2)의 전압은 2차권선(16)의 출력전압(21)의 저하분만큼 증가하여 2차권선(16)의 출력전압(21)의 저하분은 보상된다. 또 반대로 2차권선(16)의 출력전압(21)이 증가하면 이 증가는 블리이더저항(22)에 의하여 검출되고 제어회로(20)는 제 2 수평편향회로(2)에 공급하는 직류전압을 저하시킨다. 따라서 2차권선(16)에 공급되는 플라이백펄스전압(V_p2)의 전압은 2차권선(16)의 출력전압(21)외 증가분만 감소하여 2차권선(16)의 출력전압(21)의 증가분은 보상되어서 2차권선(16)외 출력전압(21)은 일정하게 유지되어 고전압이 안정화된다.When the luminance of the CRT (not shown) rises to increase the load current of the secondary winding 16, the output voltage 21 of the secondary winding 16 decreases. The decrease in the output voltage 21 of the secondary winding 16 is detected by the binder resistance 23 and the control circuit 20 increases the DC voltage supplied to the second horizontal deflection circuit 2. Therefore, the voltage of the flyback pulse voltage V _p2 supplied to the secondary winding 16 increases by a decrease of the output voltage 21 of the secondary winding 16, so that the output voltage of the secondary winding 16 is increased. The decrease in 21) is compensated for. On the contrary, if the output voltage 21 of the secondary winding 16 increases, this increase is detected by the bleeder resistor 22 and the control circuit 20 supplies the DC voltage supplied to the second horizontal deflection circuit 2. Lowers. Therefore, the voltage of the flyback pulse voltage V _p2 supplied to the secondary winding 16 decreases only an increase other than the output voltage 21 of the secondary winding 16, thereby outputting the output voltage 21 of the secondary winding 16. The increase of is compensated for so that the output voltage 21 outside the secondary winding 16 is kept constant so that the high voltage is stabilized.

그런데 상기한 바와같이 종래의 고압안정화 회로에 의할때에는 제1 및 제 2 수평편향회로에 수평출력트랜지스터를 2개필요로하며 트랜지스터는 일반적으로 발열등을 고려하여 방열판을 설치하는 것이 보통이기 때문에 큰 용적을 점유한다.As described above, in the conventional high voltage stabilization circuit, two horizontal output transistors are required in the first and second horizontal deflection circuits, and the transistors generally have a heat sink in consideration of heat generation. Occupy the volume.

이 때문에 고압안정화회로는 스페이스팩터가 나쁘고 제작에 많은 공수를 필요로 하며 또한 고가한 것으로 되는 결점이 있었다.For this reason, the high pressure stabilization circuit has a disadvantage that the space factor is bad, requires a lot of labor in manufacturing, and is expensive.

또한, TV세트의 고화질화 및 화면의 대형화에 따라 CPT(Color Picture Tube)에 고전압을 공급하는 FBT의 출력전압이 문제시 되고있다. 이때 발생되는 FBT의 출력전압 변동을 레귤레이션(Regulation)이라 한다.In addition, the output voltage of the FBT, which supplies high voltage to the CPT (Color Picture Tube), has become a problem as the TV set has higher quality and a larger screen. The output voltage variation of FBT generated at this time is called regulation.

화상의 밝기에 따라 FBT의 고압출력이 변동되며 이로인하여 화상의 크기등의 변화되어 고화질을 실현하는데 지장을 초래하게된다. 특히 하이-비전(Hi-Vision)시대가 도래함에 따라 CPT의 크기 또한 대형으로 가면서 고압 레귤레이션이 화상에 큰 영향을 주게 되었다.The high-voltage output of the FBT is changed according to the brightness of the image, and thus, the size of the image is changed, which causes a problem in realizing high image quality. In particular, with the advent of the Hi-Vision era, the size of the CPT has also increased and the high pressure regulation has a significant effect on the burn.

그리하여, 대향 TV세트등에는 레귤레이션 안정화회로를 설계하여 레귤레시션을 극소화 시키고 있으나 제로화 시키지는 못하는 실정이다. 뿐만아니라, 레귤레이션의 안정화를 위해 TV세트의 수평회로에서 편향회로부와 고압발생부를 분리시키고 있으나 레귤레이션의 영향은 제2B도의 고압변동치(△HV)만큼 여전히 존재한다.Thus, the regulation of the stabilization circuit is designed in the counter TV set to minimize the regulation, but the situation is not zero. In addition, in order to stabilize the regulation, the deflection circuit portion and the high voltage generation portion are separated from the horizontal circuit of the TV set, but the influence of the regulation still exists as the high pressure variation value (ΔHV) of FIG. 2B.

기존의 대형 TV세트에 사용되고 있는 레귤레이션 안정화 회로는 제2A도와 같이 출력고압의 크기를 검출한 후 그 검출한 전압크기를 피드백회로에서 비교(30)하여 보상해야할 보상값을 보상회로(40)에서 FBT 1차측 B⁺전압에 보상시킨다.The regulation stabilization circuit used in the existing large-scale TV set detects the magnitude of the output high voltage as shown in FIG. 2A, and compares the detected voltage magnitude in the feedback circuit (30) to compensate the compensation value to be compensated in the compensation circuit (40). Compensate for the primary B ⁺ voltage.

이러한 방식은 FBT 1차측 B⁺전압에 보상을 해줌으로써 전압이 유기되는 2차측에 보상이 되지만 보상값이 정확하지 못한 단점이 있다. 또 고압 안정화를 위해서 편향부와 고압부를 분리해줌으로써 각회로 서로간의 간섭을 억제하자는 의도는 좋지만 경제성면에서는 불리한 단점이 있으며, 이 또한 고압안정화회로는 FBT 1차측의 B⁺전압을 보상해주고 있다.This method compensates for the secondary side where the voltage is induced by compensating for the FBT primary side B ⁺ voltage, but has a disadvantage in that the compensation value is not accurate. In addition, the intention to suppress the interference between each circuit by separating the deflection portion and the high voltage portion for the high voltage stabilization is good, but there are disadvantages in terms of economics, and the high voltage stabilization circuit compensates the B ⁺ voltage of the primary side of the FBT.

본 발명은 상기한 종래의 제반문제점들을 해결하기 위하여 안출한 것으로, 본 고안의 목적은 FBT브리더저항의 탭(Tap)부 전압을 피드백시켜 PWM제어부에서 DC전위를 변화시키고, FBT 3차코일의 펄스전압파형을 주파수 안정회로에서 사인파를 형성하여 FET를 제어하며, FET의 도통시간 콘크롤로 전류변화를 보조트랜스의 펄스 전압 파고치변화로 연결하여 보조트랜스 2차측에서 FBT 2차측 스타트부에 직접전압을 보상해주는 FBT의 고전압 안정화 회로를 제공함에 있다.The present invention has been made to solve the above-mentioned conventional problems, the object of the present invention is to feed back the tap voltage of the FBT breather resistor to change the DC potential in the PWM control unit, the pulse of the FBT tertiary coil The FET is controlled by forming a sine wave in the frequency stabilization circuit, and the current is connected to the pulse voltage peak value of the auxiliary transformer by the conduction time control of the FET. It is to provide a high voltage stabilization circuit of FBT that compensates for the problem.

상기한 본 발명의 목적을 달성하기 위한 기술적 구성은, FBT의 빔전류가 제로일때의 전압을 기준전압으로 하고 FBT의 출력고압 레귤레이션을 검출하는 가변션트 전압 레귤레이터와, 상기 전압 레귤레이터에 FBT의 3차코일을 연결하고 L-C공진에 의해 상기 3차코일의 펄스파를 일정주기 사인파로 변형시키는 주파수 안정회로와, 상기 주파수 안정화회로의 사인파에 의해 온-오프 시간이 조정되는 전계효과 트랜지스터(FET)와, 상기 전계효과 트랜지스터(FET)의 동작시간에 따라 승압되어 FBT의 2차측 스타트부를 직접 콘트롤하는 보정트랜스와로 구성된 것을 특징으로 한다.The technical configuration for achieving the above object of the present invention is a variable shunt voltage regulator for detecting the output high voltage regulation of the FBT as a reference voltage, the voltage when the beam current of the FBT is zero, and the third order of FBT in the voltage regulator A frequency stabilizer circuit connecting a coil and transforming the pulse wave of the tertiary coil into a constant period sine wave by LC resonance, a field effect transistor (FET) whose on-off time is adjusted by a sine wave of the frequency stabilizer circuit, And a correction transformer for boosting according to the operation time of the field effect transistor (FET) to directly control the secondary side start portion of the FBT.

이하 첨부된 도면에 의하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다. 제 3 도는 본 발명의 회로도이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 3 is a circuit diagram of the present invention.

수평편향회로(1)에 연결된 FBT(50)는 가변션트 전압 레귤레이터(60)에 연결하며, 상기 레귤레이터(60)는 가변저항(VR)이고 제너다이오드(ZD₁), (ZD₂) 및 콘덴서(C₁)로 구성된다. 상기 레귤레이터(60)는 FBT(50)의 3차코일(55)에 연결된 주파수 안정화회로(70)에 접속된다.The FBT 50 connected to the horizontal deflection circuit 1 is connected to the variable shunt voltage regulator 60, and the regulator 60 is a variable resistor VR, a zener diode ZD ₁ , ZD ₂ and a capacitor ( C ₁ ). The regulator 60 is connected to a frequency stabilization circuit 70 connected to the tertiary coil 55 of the FBT 50.

상기 주파수 안정화회로(70)는 코일(L₁)과 콘덴서(C₂)로 구성된다. 상기 주파수 안정화회로(70)는 전계 효과 트랜지스터FET를 통하여 보정트랜스(80)에 연결하며, 상기 보정트랜스(80)는 DC전압을 만드는 다이오드(D₁)와 평활콘덴서(C₃)로 구성되며, ABL(Automatic Bright Limit)에 연결된다. 또한 상기 보정트랜스(80)는 FBT(50)의 2차측에 연결된다. 이하 이들의 작용효과를 설명한다.The frequency stabilization circuit 70 is composed of a coil (L ₁ ) and a capacitor (C ₂ ). The frequency stabilization circuit 70 is connected to the compensation transformer 80 through a field effect transistor FET, the compensation transformer 80 is composed of a diode (D ₁ ) and a smoothing capacitor (C ₃ ) to make a DC voltage, It is connected to ABL (Automatic Bright Limit). The correction transformer 80 is also connected to the secondary side of the FBT 50. The effect of these will be described below.

FBT(50)내의 브리더저항(51)전압부에 Tap을 내어서 소정의 전압을 유도한다. 이때 제 4 도와 같이 빔전류가 제로일때, 즉 화상이 어두울때의 전압을 기준전압(V_ret)으로 하여 가변션트전압 레귤레이터(60)의 가변저항(VR)을 조정한다. 상기 기준전압(V_ret)이상의 전압은 제너다이오드(ZD₁)에 의해 콘트롤 된다.A tap is applied to the voltage of the breather resistor 51 in the FBT 50 to induce a predetermined voltage. At this time, the variable resistor VR of the variable shunt voltage regulator 60 is adjusted using the voltage when the beam current is zero, that is, when the image is dark, as the reference voltage V _ret . The voltage above the reference voltage V _ret is controlled by the zener diode ZD ₁ .

상기 FBT(50)의 브리더저항(51)을 통하여 일정고압 이상의 출력이 있을때는 이를 저지시켜주면 된다.When there is an output of a predetermined high pressure or more through the breather resistor 51 of the FBT 50, it may be prevented.

빔 전류가 흐름에 따라 FBT(50)의 출력고압이 저하되는데 순간적으로 이를 보상해주어야 한다. 빔 전류가 증가하면서 상기 레귤레이터(60)의 가변저항(VR)에 들어오는 전압은 I_B=0 일때의 전압에 비하여 낮다.As the beam current flows, the output high pressure of the FBT 50 decreases, which must be compensated for instantaneously. As the beam current increases, the voltage entering the variable resistor VR of the regulator 60 is lower than the voltage when I _B = 0.

이에따라 상기 레귤레이터(60)의 DC전위레벨이 내려가며, FBT(50)의 3차코일(55)에서 발생되는 펄스의 기준 DC 전위 레벨이 내려간다. 상기 3차코일(55)에 코일(L₁)과 콘덴서(C₂)가 병렬로 연결된 주파수 안정화회로(70)에서는 L-C공진에 의해 3차코일(55)의 펄스파를 일정주기 사인파로 변형시킨다.Accordingly, the DC potential level of the regulator 60 is lowered, and the reference DC potential level of the pulse generated by the tertiary coil 55 of the FBT 50 is lowered. In the frequency stabilization circuit 70 in which the coil L ₁ and the capacitor C ₂ are connected in parallel to the tertiary coil 55, the pulse wave of the tertiary coil 55 is transformed into a constant period sine wave by LC resonance. .

상기 전압 레귤레이터(60)의 DC레벨 높낮이에 따라 사인파의 DC레벨이 조정되며, 이 사인파는 전계효과 트랜지스터(FET)이 게이트에 인가된다.The DC level of the sine wave is adjusted according to the DC level of the voltage regulator 60, and the sine wave is applied to the gate by a field effect transistor (FET).

따라서 상기 트랜지스터(FET)의 온-오프는 사인파에 의해서 조정된다. 상기 트랜지스터(FET)의 게이트에 인가되는 사인파의 온시간을 콘트롤 해주는 것은 전압 레귤레이터(60)의 DC 전위이며, 이에따라 사인파의 기준전위는 달라지게 된다.Thus, the on-off of the transistor FET is adjusted by a sine wave. It is the DC potential of the voltage regulator 60 that controls the on-time of the sine wave applied to the gate of the transistor FET, and thus the reference potential of the sine wave is changed.

제 4 도와 같이 빔 전류(I_Beam)전류가 점점 증가되어 전압 레귤레이터(60)의 DC전위가 낮아지게 되면 상기 트랜지스터(FET)의 게이트에 인가되는 사인파의 온시간이 길어지게 되며 상기 트랜지스터(FET)가 오프되어 순간 전류변화(di/dt)가 I_B=0 일때 보다 커지므로 보조트랜스(80)의 1차측에는 I_B=0 일때의 플라이백 펄스 전압치보다 더 큰 펄스가 발생되며, 이는 보조트랜스(80)의 2차측 고압코일에 유기되어 승압된 DC 전압이 FBT(50)의 2차측 스타트부에 인가된다. 즉, PWM 제어가 된것이다.As shown in FIG. 4, when the beam current I _beam is gradually increased to decrease the DC potential of the voltage regulator 60, the on-time of the sine wave applied to the gate of the transistor FET is lengthened. Is turned off and the instantaneous current change (di / dt) becomes larger than when I _B = 0, so a pulse larger than the flyback pulse voltage value when I _B = 0 is generated on the primary side of the auxiliary transformer 80. The DC voltage induced by the secondary high pressure coil of the transformer 80 and boosted is applied to the secondary start portion of the FBT 50. In other words, PWM control has been achieved.

이와같이 하여 FBT의 출력고압은 FBT의 2차측에 직접보상을 받게되며, 레귤레이션을 제로화 할 수 있고, 편향부와 고압부 일체형에도 무리없이 사용할 수 있는 등의 뛰어난 효과가 있다.In this way, the output high pressure of the FBT is directly compensated on the secondary side of the FBT, the regulation can be zeroed, and there is an excellent effect of being able to use the deflection part and the high pressure part integrally without difficulty.

Claims

The voltage when the beam current of the FBT is zero is used as a reference voltage, and a variable shunt voltage regulator 60 that detects the output high voltage regulation of the FBT is connected to the voltage regulator 60, and a third coil 55 of the FBT is connected to the LC. A frequency stabilization circuit 70 for transforming the pulse wave of the tertiary coil 55 into a constant period sine wave by resonance, and a field effect transistor whose on-off time is adjusted by a sine wave of the frequency stabilization circuit 70 ( FET) and a compensation transformer 80 that is stepped up according to the operation time of the field effect transistor (FET) to directly control the secondary side start portion of the FBT, and compensates the high voltage regulation of the FBT by PWM control. High voltage stabilization circuit of FBT.

2. The stabilization circuit according to claim 1, wherein the reference voltage (V _ret ) of the variable shunt voltage regulator (60) is controlled by zener diodes (ZD ₁ ), (ZD ₂ ) and variable resistor (VR).