KR930002341B1

KR930002341B1 - Bar code decoder using digital signal processing chip

Info

Publication number: KR930002341B1
Application number: KR1019900004378A
Authority: KR
Inventors: 윤건수
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1990-03-31
Filing date: 1990-03-31
Publication date: 1993-03-29
Also published as: KR910017325A

Abstract

The decoder using a DSP chip to simplify thit design detects the start bar and end bar to operate the DSP so that the mulfunction caused by the noise signal is prevented. The decoder comprises the first and second counters (2,3) counting the white and black bar codes generated from a 40 MHz clock generator (1), the first and second latches (4,5) latching the counted numbers temporarily and providing to the DSP, a D flip-flop (6) detecting the start (STB) and end (ENB) bars and providing the detection signal to the DSP, a DSP (7) counting how many white and black bar codes are entered when the compaing them to self contained standard bar code length, RAM (8) and ROM (9) communicating the data to the DSP, and the third latch (11) latching the counted number by the DSP and providing them to a host computer (10).

Description

Decoder for decoding barcode using digital signal processing chip

제1도는 본 발명의 회로도1 is a circuit diagram of the present invention

제2도는 본 발명의 동작을 설명하기 위한 프로우 챠트2 is a flowchart for explaining the operation of the present invention

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 40MHZ 클럭 발생기 2, 3 : 제1 및 제2계수기1: 40MHZ clock generator 2, 3: 1st and 2nd counter

4, 5, 11 : 제1-제3래치부 6 : 디 플립플롭4, 5, and 11: first-third latch portion 6: de-flip flop

7 : DSP칩 8 : RAM7 DSP chip 8 RAM

9 : ROM 10 : 호스트(Host) 컴퓨터9: ROM 10: Host Computer

12-17 : 반전기 18-21 : 오어 게이트12-17: Inverter 18-21: Or Gate

본 발명은 디지탈 시그널 프로세싱 칩(이하 DSP칩이라 약칭함)을 이용한 바코드 해독(Bar Code Reader)용 디코더에 관한 것으로 특히, 시작 바(Start Bar)와 종료 바(End Bar)를 검출하여 이들 바 신호에 의해서만 DSP칩이 동작되도록 하므로서 잡음신호등에 의한 회로 동작을 방지할 수 있어 인식들을 향상시킬 수 있을 뿐만 아니라 단일 칩을 사용하므로서 회로구성을 간략화하여 제품의 생산원가를 대폭 절감시킬 수 있는 DSP칩을 이용한 바코드 해독용 디코더에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a decoder for bar code reader using a digital signal processing chip (hereinafter, referred to as DSP chip). In particular, the bar signal is detected by detecting a start bar and an end bar. It is possible to prevent the operation of the circuit due to noise signals by only operating the DSP chip by means of the DSP chip, and not only to improve the recognition, but also to reduce the production cost of the product by simplifying the circuit configuration by using a single chip. It relates to a decoder for decoding barcodes.

종래에 있어서의 바코드 해독용 디코더 회로는 다수개의 논리 소자등을 이용하여 구성하므로서 제품의 생산원가가 상승할 뿐만아니라 바코드 이외의 잡음 신호 등이 입력되더라도 UPC(Unlversal Product Code)체계를 가진 바코드 해독용 디코더가 동작을 하게되어 오동작을 일으키게 되는 등의 문제점이 있었다.In the conventional barcode decoding decoder circuit, a plurality of logic elements are used to decode the bar code with UPC (Unlversal Product Code) system. There was a problem such that the decoder is to operate and cause a malfunction.

본 발명은 이와 같은 종래의 문제점을 해소시키기 위하여 제안한 것으로 계수기, 래치, RAM, ROM, 디 플립플롭 및 DSP칩 등을 호스트 컴퓨터의 전단에 설치하여 시작 바(STB)와 종료 바(ENB)가 정확하게 입력될때에만 바코드의 정보를 DSP칩에서 받아들일 수 있도록 하여 표준 바코드의 길이와 입력된 바코드를 비교하여 백색 바 및 흑색 바의 갯수를 측정하여 호스트 컴퓨터에 입력시키므로서 잡음 신호 등에 의한 회로의 오동작을 방지할 수 있어 바코드의 인식율을 보다 더 향상시킬 수 있고, 특히 종래에 사용되던 다수개의 논리 소자를 대신하여 단일의 DSP칩을 사용하므로서 회로 구성이 간단하게 되어 제품의 생산원가를 대폭 절감시킬 수 있는 DSP칩을 이용한 바코드 해독용 디코더를 제공하는 것을 목적으로 하며, 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.The present invention has been proposed to solve such a conventional problem, and the counter bar, the latch bar, the RAM, the ROM, the de-flip flop, and the DSP chip are installed at the front of the host computer so that the start bar (STB) and the end bar (ENB) Barcode information can be accepted by the DSP chip only when inputted. Compare the length of the standard barcode with the input barcode, measure the number of white bars and black bars, and input them to the host computer. It is possible to prevent the barcode recognition rate further, and in particular, the circuit configuration is simplified by using a single DSP chip in place of a plurality of logic elements used in the related art, which can greatly reduce the production cost of the product. An object of the present invention is to provide a decoder for decoding a barcode using a DSP chip. If you explain in detail as follows.

제1도에 나타낸 바와 같이 본 발명의 구성은 바코드 신호입력시 40MHZ 클럭발생기(1)에서 제공하는 클럭 숫자를 계수하여 흑색바 및 백색 바코드의 갯수를 계수하는 제1및 제2계수기(2, 3)와, 상기 제1및제2계수기(2, 3)에서 출력되는 흑색바 및 백색 바코드의 갯수를 잠시 기억시켰다가 DSP칩(7)으로 출력시키는 제1 및 제2래치부(4, 5)와, 바코드 신호내의 시작바(STB) 및 종료바(ENB)를 검출하여 DSP칩(7)의 제어단자(FSR)에 동작 여부를 결정하기 위한 소정 신호를 출력시키는 디 플립플롭(6)과; 상기 디 플립플롭(6)의 출력단

신호에 의해 제1 및 제2래치부(4, 5)에서 출력되는 흑색 및 백색 바코드의 갯수를 자체내에 기억된 표준 바코드 길이와 비교하여 각각 몇개씩 입력되었는가를 계수하는 DSP칩(7)과; 상기DSP칩(7)과 소정의 데이타를 주고 받는 RAM 및 ROM(8, 9)과; 상기 DSP칩(7)으로부터 흑색 및 백색 바코드의 갯수를 교호로 입력받아 잠시 기억해 두었다가 호스트 컴퓨터(10)에로 출력시켜 주는 제3래치부(11)와를 구비하여서 됨을 특징으로 하는 것으로 여기서 미설명 부호 12-17은 반전기, 18-21은 오어 게이트, 22, 23, 31, 32는 계수기이다.As shown in FIG. 1, the configuration of the present invention includes the first and

second counters

2 and 3 that count the number of black bars and white barcodes by counting the number of clocks provided by the 40 MHz clock generator 1 at the time of barcode input. ) And the first and

second latch units

4 and 5 storing the number of black bars and white barcodes output from the first and

second counters

2 and 3 for a while, and outputting them to the DSP chip 7. A de-flip (6) for detecting a start bar (STB) and an end bar (ENB) in the barcode signal and outputting a predetermined signal for determining whether to operate the control terminal (FSR) of the DSP chip (7); An output terminal of the de flip-flop 6

A DSP chip 7 for counting the number of black and white barcodes outputted from the first and

second latch units

4 and 5 by a signal and comparing the number of black and white barcodes respectively with the standard barcode length stored therein; RAM and ROM (8, 9) for exchanging predetermined data with the DSP chip (7); And a third latch portion 11 which receives the number of black and white barcodes alternately from the DSP chip 7 and stores them for a while, and outputs them to the host computer 10. -17 is an inverter, 18-21 is an or gate, and 22, 23, 31 and 32 are counters.

이와 같이 구성된 본 발명의 작용효과를 제2도를 참조하여 설명하면 다음과 같다.Referring to Figure 2 the operational effects of the present invention configured as described above are as follows.

먼저 본 발명은 UPC체계를 가진 바코드 전용 디코더로서, 바코드를 조사할 때 반사된 빛을 검출기를 통해 검출하여 그 신호를 래치에 입력시키게 되나 이 반사된 빛은 UPC가 아닌 코드에서 반사된 빛 일수도 있고, 또한 원하지 않는 빛 일수도 있으므로 시작바(STB)와 종료바(ENB)를 검출하여 그 신호를 각각 디 플립플롭(6)의 프리세트 단자(PR)와 클리어 단자(CLR)에 입력시켜 주므로서 디 플립플롭(6)의 출력단자

에서는 소정의 '하이' 신호가 나타나게 되어, 이 신호에 의해 DSP칩(7)이 구동되어 DSP칩(7)에서 바코드 정보를 읽어 들일수 있게 되는 것이다.First of all, the present invention is a barcode-only decoder having a UPC system. When a barcode is irradiated, the present invention detects the reflected light through a detector and inputs the signal into the latch. In addition, since there may be unwanted light, the start bar STB and the end bar ENB are detected and the signals are input to the preset terminal PR and the clear terminal CLR of the de-flop 6, respectively. Output terminal of the third flip-flop (6)

In this case, a predetermined 'high' signal is displayed, and the DSP chip 7 is driven by this signal to read the barcode information from the DSP chip 7.

또한, 바코드 신호 내에는 백색바와 흑색바가 내포되어 있는데, 흑색은 빛을 흡수하고, 백색은 빛을 반사하게 되므로 이 반사된 빛의 폭을 계수기에서 계수하면 된다.In addition, a white bar and a black bar are included in the bar code signal. Since black absorbs light and white reflects light, the width of the reflected light may be counted by a counter.

즉, 흑색바가 입력되는 구간에서는 제1계수기(2)내의 계수지(22, 23)가 인에이블 되므로 계수기(22, 23)에서 40MHZ의 클럭을 계수할 수 있게 되므로 흑색바의 폭을 알수 있게 되는데, 이때 제2계수기(3)내의 계수기(3l, 32)는 반전기(12)에 의해 디스 에이블 된 상태를 유지하게 되고, 제1계수기(2)에 의해 검출된 흑색바의 폭은 제1래치부(4)에 기억된다.That is, in the section where the black bar is input, since the counting papers 22 and 23 in the first counter 2 are enabled, the counters 22 and 23 can count the clock of 40 MHz, so that the width of the black bars can be known. At this time, the counters 3l and 32 in the second counter 3 remain disabled by the inverter 12, and the width of the black bars detected by the first counter 2 is the first latch. It is stored in the section 4.

또한, 백색바가 입력되는 구간에서는 제1계수기(2)는 디스에이블되고, 제2계수기(3)는 인에이블되므로 백색바의 폭을 계수기(31, 32)에서 40NHZ의 클럭 신호에 의해 검출할 수 있게 되고, 이와 같이 검출된 백색바의 폭에 해당하는 계수값은 제2래치부(5)에 잠시 기억된다.In addition, since the first counter 2 is disabled and the second counter 3 is disabled in the section where the white bar is input, the width of the white bar can be detected by the clock signals of 40 NHZ in the counters 31 and 32. The count value corresponding to the width of the white bar thus detected is temporarily stored in the second latch portion 5.

이후 DSP칩(7)에서는 제1래치부(4)와 제2래치부(5)에 기억된 흑색바에 폭에 해당하는 계수값과 백색바의 폭에 해당하는 계수값을 순차적으로 읽어 들어 자체내에 기억된 표준 바코드 길이와 비교하여 그 결과값(즉 각각의 바코드 갯수)을 데이타 버스(D_o-D₁₅)를 통해 순차적으로 제3래치부(11)에 기억시키게 되고, 제3래치부(11)는 이와 같이 기억된 각각의 바코드 갯수를 호스트 컴퓨터(10)에 순차적으로 출력시켜주므로서 입력되는 바코드의 정보를 호스트 컴퓨터(10)에서 정확히 인식할 수 있게 되는데, 이와 같은 동작을 반복 수행함으로써 전체 바코드 내의 흑색 및 백색바의 갯수를 정확히 알 수 있게 되는 것이다.Thereafter, the DSP chip 7 sequentially reads coefficient values corresponding to the widths of the black bars stored in the first latch unit 4 and the second latch unit 5 and coefficient values corresponding to the widths of the white bars. Compared with the stored standard barcode length, the result value (that is, the number of barcodes) is sequentially stored in the third latch unit 11 via the data bus D _o -D ₁₅ , and the third latch unit 11 is stored. ) Sequentially outputs the number of barcodes stored in this way to the host computer 10 so that the information of the input barcode can be accurately recognized by the host computer 10. By repeating the above operation, The number of black and white bars in the barcode can be known accurately.

한편, 시작바(STB)와 종료바(ENB)를 검출하는 방법은 UPC가 항상 시작바(STB)와 종료바(ENB)를'101'로 시작하여, '01 101'이 있기전에는 충분한 백색의 여백이 있어야 하며(이 경우는 시작바), 또한 종료바인 경우에는 바가 끝난 후 충분한 여백이 있어야 하는데, 이와 같은 배경하에 다음과 같이 검출할 수 있다.On the other hand, the method for detecting the start bar (STB) and the end bar (ENB) is that the UPC always starts the start bar (STB) and the end bar (ENB) with '101'. There must be a margin (in this case, the start bar), and in the case of an end bar, there must be enough space after the bar is finished.

ㄱ인 경우의 갯수는 ㄴ인 경우의 갯수를 각각 계수기를 통해 계산하고, 시작바와 종료바의 양쪽에는 각각 충분한 여백이 있으므로 계수기에서 오버플로우(Over flow)가 발생하게 된다.The number of cases a is calculated by the counter respectively, and since there are enough spaces on both the start bar and the end bar, overflow occurs in the counter.

즉, ㄱ과 ㄴ의 길이가 동일하고, 오버플로우가 발생하는 3가지 조건을 만족하게되면 시작바와 종료바인데, 이 신호가 검출되면(즉 오버플로우가 발생되고, ㄱ과 ㄴ의 길이가 동일한 경우), 시작바(STB)이므로 이신호 이후의 신호를 제1래치부(4)에 저장시키고, ㄱ과 ㄴ의 길이가 동일하고 오버플로우가 발생되면 종료바(ENB)이므로 이후의 신호를 받아들이지 않으면되는 것이다.In other words, if the lengths of a and b are the same and the three conditions of overflow occur, the start bar and the end bar are detected. When this signal is detected (that is, overflow occurs, the lengths of a and b are the same). ), Since the start bar (STB) stores the signal after this signal in the first latch unit 4, and if the length of a and b is the same and overflow occurs, the end bar (ENB) does not accept the subsequent signal. will be.

이상에서 설명한 바와 같이 본 발명에 의하면 시작바(STB)와 종료바(ENB)를 검출하여, 이 검출된 신호에 의해서만 DSP칩이 동작하도록 하므로서 원하지 않는 잡음 신호등에 의한 오동작을 방지할 수가 있어 바코드의 인식율을 향상시킬 수 있고, 특히 종래의 다수개의 논리소자의 구성에 대신하여 단일 칩인 DSP칩을 사용하므로서 회로구성이 간단할 뿐아니라 제품의 생산 원가를 대폭 절감시킬 수가 있는 것이다.As described above, according to the present invention, the start bar STB and the end bar ENB are detected, and the DSP chip operates only by the detected signal, thereby preventing malfunctions caused by unwanted noise signals and the like. The recognition rate can be improved, and in particular, by using a DSP chip, which is a single chip, instead of the conventional configuration of a plurality of logic elements, the circuit configuration is simple and the production cost of the product can be greatly reduced.

Claims

First and second counters 2 and 3 for counting the number of black bars and white bar codes by counting the number of clocks provided by the 40 MHz clock generator 1 when the bar code signal is input; First and second latches (4, 5) for storing the number of black bars and white barcodes output from the first and second counters (2, 3) for a while and outputting them to the DSP chip (7); A de- flip-flop 6 which detects the start bar STB and the end bar ENB in the barcode signal and outputs a predetermined signal for determining whether to operate the control terminal FSR of the DSP chip 7; An output terminal of the de flip-flop 6

A DSP chip 7 for counting the number of black and white barcodes outputted from the first and second latch units 4 and 5 by a signal and comparing the number of black and white barcodes respectively with the standard barcode length stored therein; RAM and ROM (8, 9) for exchanging predetermined data with the DSP chip (7); Using a digital signal processing chip characterized in that it comprises a third latch portion 11 for receiving the number of black and white barcodes alternately from the DSP chip 7 and storing them for a while and outputting them to the host computer 10 as well. Decoder for decoding barcodes.