KR930001680Y1

KR930001680Y1 - Power circuit

Info

Publication number: KR930001680Y1
Application number: KR2019880002618U
Authority: KR
Inventors: 주영진
Original assignee: 주식회사 금성사; 최근선
Priority date: 1988-02-29
Filing date: 1988-02-29
Publication date: 1993-04-10
Also published as: KR890018258U

Abstract

내용 없음.No content.

Description

Non-isolated SMPS Output Control Circuit

제1도는 종래 비 절연형 SMPS의 출력 제어회로의 블럭도.1 is a block diagram of an output control circuit of a conventional non-isolated SMPS.

제2도는 본 고안에 따른 비 절연형 SMPS의 출력 제어회로의 블럭도.2 is a block diagram of an output control circuit of a non-isolated SMPS according to the present invention.

제3도는 본 고안에 비 절연형 SMPS의 출력 제어회로도.3 is an output control circuit diagram of a non-isolated SMPS according to the present invention.

제4도는 제3도에 있어서 과전압시 파형도.4 is a waveform diagram of overvoltage in FIG. 3;

제5도는 제3도에 있어서 과전류시 파형도.5 is a waveform diagram of overcurrent in FIG. 3;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 입력필터부 2 : 스위칭부1: input filter unit 2: switching unit

3 : 출력필터부 4 : 부하단3: output filter part 4: load stage

5 : 출력전압 검출부 6 : 검출전압 증폭부5: output voltage detector 6: detected voltage amplifier

7 : 비교부 8 : 발진부7: comparison unit 8: oscillation unit

9 : PWM발생부 10 : 보호회로9: PWM generator 10: protection circuit

R1∼R6:저항 D1∼D2 : 다이오드R1 to R6: resistors D1 to D2: diodes

ZD1 : 제너다이오드 Q1∼Q3 : 트랜지스터ZD1: Zener Diodes Q1 to Q3: Transistors

0P1 : 0P앵프 G1 : 오아케이트0P1: 0P Anchor G1: Oakate

Vcc;전원 Vref : 기준전압 전원Vcc; power supply Vref: reference voltage power supply

본 고안은 비 절연형 SMPS(Switching Mode Power Supply)의 보호회로에 관한 것으로 특히 과전압 입력및 과전류 부하에 대해 출력을 제어하는데 적당하도록한 비 절연형 SMPS의 출력 제어회로에 관한 것이다.The present invention relates to a protection circuit of a non-isolated switching mode power supply (SMPS), and more particularly to an output control circuit of a non-isolated SMPS suitable for controlling the output for overvoltage input and overcurrent load.

종래의 기술구성을 제1도에 따라 설명하면 다음과 같다.Referring to the prior art configuration according to Figure 1 as follows.

전원이 인가되는 입력필터부(1)의 출력단은 스위칭부(2)의 접속되며 스위칭부(2)의 출력은 출력필터부(3)에 인가되고, 출력필터부(3)의 출력은 부하단(4)에 인가되는 동시에 출력검출부(5)를 거쳐 검출전압 증폭부(6)에 인가되며 검출전압 증폭부(6)의 출력단은 발진부(8)의 출력단이 연결된 비교부(7)에 접속되고, 비교부(7)의 출력은 PWM(Pulsewidth wodulation)발생부(9)에 의해 상기 스위칭부(2)에 인가되도록 구성되어 있으며 그의 동작 및 문제점을 설명하면 다음과 같다.The output end of the input filter unit 1 to which power is applied is connected to the switching unit 2, the output of the switching unit 2 is applied to the output filter unit 3, and the output of the output filter unit 3 is the load end. (4) is applied to the detection voltage amplification section (6) via the output detector (5) and the output terminal of the detection voltage amplification section (6) is connected to the comparison section (7) to which the output terminal of the oscillation section (8) is connected. The output of the comparator 7 is configured to be applied to the switching unit 2 by a pulse width wodulation (PWM) generation unit 9 and the operation and problems thereof will be described below.

전원전력은 입력필터부(1)를 거쳐 스위칭부(2)로 이가되는데 이 스위칭부(2)는 PWM파형이 출력되는 PWM발생부(9)에 의해 제어를 받는다. 즉 출력필터부(3)은 거쳐 부하단(4)에 인가되는 출력전압은 출력검출부(5)에 의해 검출되어 검출되어 검출전압 증폭부(6)에 의해 증폭된후 발진부(8)로 부터의 톱니파형의 출력이 인가되는 비교부(7)에서 비교된다.The power source power is transferred to the switching unit 2 via the input filter unit 1, which is controlled by the PWM generator 9 in which the PWM waveform is output. That is, the output voltage applied to the load stage 4 after passing through the output filter unit 3 is detected by the output detector unit 5, detected and amplified by the detection voltage amplifier unit 6, and then from the oscillator unit 8 The output of the sawtooth waveform is compared in the comparison section 7 to which it is applied.

이때 비교부(7)는 톱니파형의 전압이 피드백되어 증폭된 출력전압보다 높으면 하이의 출력을 내며, 피드백된 전압이 톱니파형의 저압보다 높으면 로우의 출력을 발생한다.At this time, the comparator 7 generates a high output when the sawtooth waveform voltage is higher than the amplified output voltage, and generates a low output when the feedback voltage is higher than the low voltage of the sawtooth waveform.

비교부(7)로 부터의 출력은 PWM발생부(9)를 거쳐 스위칭부(2)를 구성하는 PWNP형 트랜지스터의 베이스에 인가되어 PWM발생부(9)의 출력이 하이이면 PNP형 트랜지스터가 오프되어 그의 콜렉터로 부터 출력이 나오지 않으며 발생부(9)의 출력이 로우이면 스위칭부(2)로 부터 출력이 나오게 된다.The output from the comparator 7 is applied to the base of the PWNP transistor constituting the switching unit 2 via the PWM generator 9 so that the PNP transistor is turned off when the output of the PWM generator 9 is high. When the output of the generator 9 is low, the output comes from the switching unit 2.

그러나 상기와 같은 종래회로는 출력전압만을 피드백시켜 스위칭부를 제어하므로 임계전압이상의 과전압이 인가되거나 임계전류이상의 과전류가 부하단에 흐르는 경우에 대해서는 스위칭부(2)를 제어하지 못한다는 문제점이 있었다.However, since the conventional circuit as described above only controls the switching unit by feeding back the output voltage, there is a problem in that the switching unit 2 cannot be controlled when an overvoltage of more than a threshold voltage is applied or an overcurrent of more than a threshold current flows to the load end.

상기한 문제점을 해결하기 위한 본 고안은 구성를 제2도와 3도에 따라 설명하면 다음과 같다.The present invention for solving the above problems will be described as follows according to the second and third configurations.

입력필터부(1),스위칭부(2),출력필터부(3),부하단(4),출력검출부(5),검출전압 증폭부(6),비교부(7),발진부(8),PWM발생부(9)를 포함하는 종래의 비 절연형 SMPS의 출력 제어회로에 있어서, 입력필터부(1)로 인가되는 전원전압은 동시에 보호회로(10)에 인가되며 부하단(4)의 출력은 일측이 접지된 저항(R6)과 접속되어 상기 보호회로(10)에 인가되며, 보호회로(l0)의 타입력단은 발진부(8)의 출력단에 연결되고, 보호회로(10)의 출력단은 오아게이트(G1)의 한입력단에 인가되고, 오아게이트(G1)의 타입력단은 상기 비교부(7)의 출력단에 접속되며, 오아게이트(G1)의 출력단이 PWM발생부(9)에 접속된 구성으로 그의 회로구성은 제3도와 같이 전원전압은 제너다이오드(ZD1)와 저항(R5), 다이오드(D2)를 거쳐 에미터가 접지된 트랜지스터(Q2)의 베이스에 접속되고, 한편 부하단(4)에는 접지된 저항(R6)이 접속되고 그 접속점은 OP앰프(OP1)의 비반전단자에 연결되며 OP앰프(OP1)의 반전단자는 기준전압 전원(Vref)에 접속되고, OP앰프(OP1)의 출력단은 저항(R4)과 다이오드(D3) 및 접지된 저항(R3)을 순차거쳐 상기 트랜지스터(Q4)의 베이스에 접속되며, 트랜지스터(Q2)의 콜렉터는 에미터가 접지된 트랜지스티(Q1)의 콜렉터에 접속됨과 동시에 저항(R2)을 거쳐 에미터가 전원(Vcc)에 접속된 트랜지스터(Q3)의 베이스에 연결되고, 트랜지스터(Q3)의 콜렉터는 오아케이트(G1)의 입력단에 접속됨과 동시에 저항(R1)을 통해 상기 트랜지스터(Ql)의 베이스 및 다이오드(D1)의 애노드에 각각 접속되고,다이오드(D1)의 캐소드는 발진후(8)의 출력단에 접속되며 비교부(7)의 출력단은 오아게이트(G1)의 출력단은 PWM발생부(9)의 입력단에 접속되어 구성된 회로로서 그의 동작 및 효과를 제2도와 3도 및 제4도를 참조하여 설명하면 다음과 같다.Input filter part 1, switching part 2, output filter part 3, load end 4, output detection part 5, detection voltage amplifying part 6, comparing part 7, oscillating part 8 In the conventional non-isolated SMPS output control circuit including the PWM generation unit (9), the power supply voltage applied to the input filter unit (1) is simultaneously applied to the protection circuit (10) and the load stage (4) An output is connected to the resistor R6 having one side grounded and applied to the protection circuit 10. The type force terminal of the protection circuit 110 is connected to the output terminal of the oscillator 8, and the output terminal of the protection circuit 10 is It is applied to one input terminal of the oragate G1, the type force terminal of the oragate G1 is connected to the output terminal of the comparator 7, and the output terminal of the oragate G1 is connected to the PWM generator 9 In the circuit configuration, as shown in FIG. 3, the power supply voltage is connected to the base of the transistor Q2 having the emitter grounded through the zener diode ZD1, the resistor R5, and the diode D2, and the load stage 4 ) The supported resistor R6 is connected, and its connection point is connected to the non-inverting terminal of the OP amplifier OP1, the inverting terminal of the OP amplifier OP1 is connected to the reference voltage power supply Vref, and the output terminal of the OP amplifier OP1 is The resistor R4 and diode D3 and the grounded resistor R3 are sequentially connected to the base of the transistor Q4, and the collector of the transistor Q2 is connected to the collector of the transistor Q1 with the emitter grounded. At the same time, the emitter is connected to the base of transistor Q3 connected to the power supply Vcc via resistor R2, and the collector of transistor Q3 is connected to the input terminal of the occupant G1 and at the same time the resistor ( R1) is respectively connected to the base of the transistor Ql and the anode of the diode D1, the cathode of the diode D1 is connected to the output terminal of the oscillator 8 after the oscillation, and the output terminal of the comparator 7 is an oragate. The output terminal of G1 is a circuit connected to the input terminal of the PWM generator 9, and its operation is performed. If the effect described with reference to FIG. 3 and FIG. 4 the second assist follows.

제2도에서 전원전압은 입력필터부(1)를 거친후 PWM발생부(9)의 제어를 받는 스위칭부(2)를 통해 출력필터부(3)에 인가되어 DC출력파형으로 평활된후 부하단(4) 및 출력검출부(5)에 인가된다.In FIG. 2, the power supply voltage is applied to the output filter unit 3 through the switching unit 2 under the control of the PWM generator 9 after passing through the input filter unit 1 and smoothed to a DC output waveform. It is applied to the lower end 4 and the output detector (5).

이 출력검출부(5)는 분압된 신호를 검출전압 증폭부(6)에 공급하여 증폭하고, 검출전압 증폭부(6)의 출력은 톱니파를 출력하는 발진부98)의 출력과 함께 비교부(7)에 입력되어 발진부(8)의 신호가 클때 비교부(7)는 하이의 신호를 출력하여 오아게이트(G1)에 입력한다.The output detector 5 supplies the divided signal to the detection voltage amplifier 6 and amplifies it, and the output of the detection voltage amplifier 6 together with the output of the oscillator 98 for outputting sawtooth wave comparator 7 When the signal from the oscillator 8 is inputted to the comparator 7, the comparator 7 outputs a high signal and inputs it to the ora gate G1.

또한 입력전압이 과저압이거나 부하전류가 과전류상태일때 하이의 출력 신호를 출력하는 보호회로(10)의 출력도 오아게이트(G1)에 인가되어 오아게이트(G1)의 출력신호에 따라 스위칭부(2)가 제어된다.In addition, the output of the protection circuit 10 for outputting a high output signal when the input voltage is undervoltage or underload current is also applied to the oragate G1 and the switching unit 2 according to the output signal of the oragate G1. ) Is controlled.

이것을 제3도에서 설명하면, 제4도의 (a)와 같은 기준전압 이상의 과전압이 인가되면 제너다이오드(ZD1)가 도통되고, 저항(R5)과 다이오드(D2)를 거쳐 트랜지스터(Q2)를 거쳐 트랜시스터(Q2)의 베이스에 제4도(b)와 같은 하이레벨의 전압이 인가된다.Referring to FIG. 3, when an overvoltage equal to or greater than the reference voltage as shown in FIG. 4A is applied, the zener diode ZD1 is turned on, through the resistor R5 and the diode D2, and then through the transistor Q2. A high level voltage as shown in FIG. 4B is applied to the base of the sister Q2.

따라서 트랜지스터(Q2)는 온이되고 그의 콜렉터 전위가 로우가 되므로 트랜지스터(Q3)카 온이되어 오아게이트(G1)의 한 입력단에 하이레벨의 신호가 인가되며, 제4도(c)와 같은 트랜지스터(Q3)의 콜렉터로 부터의 전압은 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 제4도(e)와 같은 하이의 전압이 인가되어 트랜지스티(Q1)가 도통하므로 트랜지스터(Q3)는 트랜지스터(Q2)의 상태에 상관없이 항상 도통된다.Therefore, since transistor Q2 is turned on and its collector potential is low, transistor Q3 is turned on so that a high level signal is applied to one input terminal of oragate G1. As shown in FIG. Since the voltage from the collector of Q3 is applied to the base of the transistor Q1 through the resistor R1, a high voltage as shown in FIG. Is always conducting regardless of the state of transistor Q2.

또한 트랜지스터(Q1)의 베이스는 다이오드(D1)를 거쳐 발진부(8)의 출력단에 접속되어 있는데, 제4도(d)에 나타난 바와같이 다이오드(D1)의 순방향 전압강하가 매우 낮으므로 발진부(8)의 출력이 로우이면 다이오드(D2)가 도통되어 트랜지스터(Q1)가 오프된다. ·In addition, the base of the transistor Q1 is connected to the output terminal of the oscillator 8 via the diode D1. As shown in FIG. 4 (d), since the forward voltage drop of the diode D1 is very low, the oscillator 8 Is output low, the diode D2 conducts and the transistor Q1 is turned off. ·

한편, 부하단에 제5도(a)와 같은 과전류가 흐르면 저항(R6)의 전압이 상승되어 OP앰프(OP1)의 반전단자의 기준전압 전원(Vref)의 전압보다 높아지게 되므로 OP앰프(OP1)의 출력은 제5도(b)와 같이 하이로 되어 이 출력은 저항(R4) 다이오드(D3)를 거쳐 상기 트랜지스터(Q2)의 베이스에 제5도(c)와 같은 파형으로 인가되어 앞에서 설명한 바와같은 동작을거쳐 오아게이트(G1)의 입력단에 하이의 신호가 인가된다.On the other hand, when an overcurrent as shown in FIG. 5 (a) flows to the load terminal, the voltage of the resistor R6 is increased to be higher than the voltage of the reference voltage power supply Vref of the inverting terminal of the OP amplifier OP1. The output of V is high as shown in FIG. 5 (b), and the output is applied to the base of the transistor Q2 through the resistor R4 diode D3 in the same waveform as FIG. Through the same operation, a high signal is applied to the input terminal of the OR gate G1.

따라서 오아게이트(C1)의 출력은 하이가 되어 PNP형 트랜지스터로 구성된 스위칭부(2)는 제4도(f)와 제5도(f)처럼 출력을 발생하지 않게된다.Therefore, the output of the ora gate C1 becomes high so that the switching unit 2 composed of the PNP-type transistors does not generate an output as shown in FIGS. 4F and 5F.

상기한 바와같이 본 고안은 과전압이 인가되거나 과전류가 부하단에 흐르게 되면 그 시간동안 강적으로 스위칭부(2)의 출력을 오프시키므로 과전압이나 과전류로 인한 제품의 손상을 방지할수 있다는 효과를 갖게된다.As described above, the present invention has an effect of preventing damage to the product due to overvoltage or overcurrent since the output of the switching unit 2 is strongly turned off during the time when the overvoltage is applied or the overcurrent flows to the load end.

Claims

Switching unit 2 and load stage 4 receiving power through the input filter unit 1 and applying it to the load stage 4 via the output filter unit 3 under the control of the PWM generator 9. Saw waves from the output voltage detector 5, the output of the detected voltage amplifier 6, and the oscillator 8, which detect the voltage applied to the amplifier and apply it to the comparator 7 through the detected voltage amplifier 6; In the output circuit of the non-isolated SMPS comprising a comparator (7) for applying to the PWM generator (9) for controlling the switching unit 2 by comparing the A protection circuit 10 for outputting a signal for operating when the overvoltage is applied or the load terminal current is overcurrent to forcibly turn off the switching unit 2; the output of the protection circuit 10 and the comparison unit 7 It is characterized in that it comprises an oragate (G1) for applying to the PWM generator (9) for controlling the switching unit 2 receives the output of the The output control circuit of the non-insulated type of SMPS.

The protection circuit 10 of claim 1, wherein the protection circuit 10 receives the current flowing through the load stage 4 from the ground resistor R6 as input to the reference voltage and compares it with the reference voltage, and the output of the OP amplifier OP1. Transistor Q2 is applied to the base through the silver resistor (R4) diode (D3) and the input power (Vin) is applied to the base through the zener diode (ZDl) resistor (R5) diode (D2) and the transistor (Q2) A transistor (Q3) for starting a signal and applying a signal to an input terminal of the ora gate (G1), a transistor (Q1) for operating an output of the transistor (Q3) and controlling the operation of the transistor (Q3), And a diode (D1) which is turned on when the output of the oscillator (8) is 'low' to turn off the transistor (Q1).